信息技術(shù)的快速發(fā)展，電子產(chǎn)品廣泛地進(jìn)入生產(chǎn)和生活領(lǐng)域，使得數(shù)據(jù)存儲(chǔ)需求日益增強(qiáng)。本文研究設(shè)計(jì)了一種基于NiosⅡ處理器的硬盤存儲(chǔ)系統(tǒng)。首先，本文介紹了論文選題的背景及國(guó)內(nèi)外相關(guān)研究的進(jìn)展情況；在此基礎(chǔ)上，本文提出了系統(tǒng)設(shè)計(jì)的整體架構(gòu)。其次，為了實(shí)現(xiàn)該系統(tǒng)，本文詳細(xì)研究分析了ATA／ATAPI協(xié)議，包括接口信號(hào)、各個(gè)寄存器及其編址、數(shù)據(jù)傳輸協(xié)議，命令及參數(shù)。再次，介紹了運(yùn)行系統(tǒng)需要的物理電路的設(shè)計(jì)、FPGA實(shí)現(xiàn)的邏輯功能模塊的設(shè)計(jì)，以及整個(gè)系統(tǒng)的設(shè)計(jì)和生成。最后，本文介紹了系統(tǒng)的部分軟件設(shè)計(jì)和系統(tǒng)調(diào)試的結(jié)果�；贜iosⅡ的硬盤存儲(chǔ)系統(tǒng)以NiosⅡ軟核為系統(tǒng)控制中樞。系統(tǒng)以IDE接口類型的大容量硬盤為存儲(chǔ)介質(zhì)。系統(tǒng)用本文設(shè)計(jì)的邏輯控制模塊為硬盤控制器。數(shù)據(jù)存儲(chǔ)時(shí)，處理器首先向硬盤控制器的相關(guān)寄存器發(fā)布命令，選擇相應(yīng)硬盤存儲(chǔ)空間、傳輸數(shù)據(jù)量的大小和傳輸模式。相關(guān)的命令通過硬盤控制器及IDE接口傳送到硬盤相關(guān)寄存器，驅(qū)動(dòng)伺服機(jī)構(gòu)將采集到的樣本數(shù)據(jù)存儲(chǔ)到硬盤。存儲(chǔ)在硬盤上的樣本數(shù)據(jù)可以通過PC機(jī)進(jìn)行處理，便于進(jìn)行算法改進(jìn)研究。Altera公司開發(fā)的基于SOPC技術(shù)的NiosⅡ嵌入式軟核處理器是... 

【文章來源】：南京理工大學(xué)江蘇省 211工程院校

【文章頁數(shù)】：73 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

1Niosn處理器系統(tǒng)設(shè)計(jì)流程圖

5.1.3FPGA芯片的配置電路〔6]目前大部分公司的FPGA器件都是基于SRAM工藝的，典型特點(diǎn)是掉電后信息丟失，需外加配置器件保存信息。工作過程是:上電時(shí)，先把配置芯片中的配置數(shù)據(jù)加載到FPGA中，然后FPGA才能實(shí)現(xiàn)特定功能。設(shè)計(jì)采用Aitera公司的“咫風(fēng)”系列FPGA芯片，型號(hào)為EP1C12。咫風(fēng)系列是1.sv，基于0.13林m全銅sRAM工藝的現(xiàn)場(chǎng)可編程門陣列[6]。器件特性決定了需要外加配置電路。咫風(fēng)系列產(chǎn)品有AS(AetiveSerial)、ps(passiveSerial)和J認(rèn)G(Joint幾stActionGrouP)三種配置方式。下面分類進(jìn)行簡(jiǎn)單介紹:(l)AS模式:使用專用配置芯片的主動(dòng)配置模式。EP1C12的配置芯片選擇EPCS4，它是一種低成本、非掉電易失的存儲(chǔ)器。配置器件提供存取配置數(shù)據(jù)的接口。開始配置時(shí)，F(xiàn)PGA器件通過接口讀取配置數(shù)據(jù)，配置其SRAM單元。FPGA器件控制配置接口，這點(diǎn)不同于PS模式下外部主機(jī)控制接口的方式。串行配置器件有串行時(shí)鐘輸入(DcLK)、串行數(shù)據(jù)輸出(DATA)、As數(shù)據(jù)輸入(AsDI)和片選信號(hào)(nCS)四個(gè)管腳。實(shí)現(xiàn)原理圖如圖5.1.5所示:恤(1)叢卿恤腳

碩士論文基于Niosll的硬盤存儲(chǔ)系統(tǒng)的研究與設(shè)計(jì)DCLK信號(hào)上升沿，依照時(shí)鐘頻率配置數(shù)據(jù)通過DArAO管腳配置到FPGA器件中。設(shè)計(jì)中未采用這種配置方式，不過多闡述。詳細(xì)資料可參看相關(guān)知識(shí)手冊(cè)。(3)JTAG配置模式:利用JTAG電路發(fā)送配置數(shù)據(jù)到FPGA的模式。Qu咖s軟件自動(dòng)生成的sof文件，通過JTAG方式將數(shù)據(jù)配置到FPGA中。JTAG模式的設(shè)備通常有TDI、TDO、TMS和TCK四個(gè)管腳。TCK內(nèi)部有弱下拉電阻，而珊I和TMS內(nèi)部有弱上拉電阻‘JTAG模式配置期間，用戶FO端口都將處于三態(tài)。該模式類似于在線編程模式，其配置電路如圖5.1.6所示。

【參考文獻(xiàn)】：
期刊論文
[1]基于AMBA總線的DMA控制器IP核設(shè)計(jì)與分析[J]. 謝瑯,楊艷.  計(jì)算機(jī)應(yīng)用研究. 2006(12)
[2]硬盤控制器的FPGA實(shí)現(xiàn)[J]. 王星睿,林濤.  鄭州輕工業(yè)學(xué)院學(xué)報(bào). 2006(04)
[3]基于FPGA的IDE硬盤接口卡的實(shí)現(xiàn)[J]. 王毅,管會(huì)生,劉斌彬,梅順良.  微計(jì)算機(jī)信息. 2006(32)
[4]由FPGA和DSP控制的高速IDE硬盤存儲(chǔ)技術(shù)[J]. 呂雷.  航空兵器. 2006(04)
[5]基于FPGA的異步FIFO設(shè)計(jì)[J]. 張維旭,賀占莊.  計(jì)算機(jī)技術(shù)與發(fā)展. 2006(07)
[6]在FPGA中狀態(tài)機(jī)的編碼方式[J]. 龔書濤,呂國(guó)強(qiáng),彭良清.  電子工程師. 2005(11)
[7]一種并行CRC算法的實(shí)現(xiàn)方法[J]. 陳玉泉.  現(xiàn)代電子技術(shù). 2005(22)
[8]基于FPGA設(shè)計(jì)的功能仿真和時(shí)序仿真[J]. 戚新宇.  航空電子技術(shù). 2005(03)
[9]現(xiàn)場(chǎng)可編程門陣列 第一講 現(xiàn)場(chǎng)可編程門陣列FPGA概述[J]. 鄭友泉.  世界電子元器件. 2005(09)
[10]一種IDE接口控制器內(nèi)核的設(shè)計(jì)[J]. 陳春旭,丁一,來逢昌,王進(jìn)祥.  微處理機(jī). 2004(06)

碩士論文
[1]基于Nios處理器的硬盤存儲(chǔ)系統(tǒng)的研究與設(shè)計(jì)[D]. 秦川.南京理工大學(xué) 2006
[2]基于ATA總線的硬盤加密卡的設(shè)計(jì)和實(shí)現(xiàn)[D]. 李星.東南大學(xué) 2006
[3]基于IDE硬盤的大容量語音記錄儀的研制[D]. 李家星.天津工業(yè)大學(xué) 2005



本文編號(hào)：3506260