本文在對RISC-V浮點指令集的指令格式和指令功能深入分析地基礎(chǔ)上,基于申威核心架構(gòu)針對RISC-V中的浮點指令進行功能設(shè)計實現(xiàn)該架構(gòu)下相應(yīng)的浮點指令功能。所實現(xiàn)的RISC-V浮點指令采用指令多發(fā)射技術(shù),相對單發(fā)射其多發(fā)射指令可在同一階段實現(xiàn)多條指令的并行執(zhí)行有效提高了功能部件的利用率;其中根據(jù)亂序處理策略,實現(xiàn)了一種滿足同一周期可發(fā)射多條RISC-V浮點指令的發(fā)射模塊,該發(fā)射模塊主要有等待隊列、記分牌和發(fā)射隊列3部分組成,各部分采用相應(yīng)的仲裁機制、喚醒機制以及相應(yīng)的條目更新機制,完成了指令發(fā)射模塊到指令執(zhí)行部件的多發(fā)射控制。本文深入研究浮點部件結(jié)構(gòu)及其實現(xiàn)方法。根據(jù)RISC-V中的RV32F和RV32D浮點指令集實現(xiàn)了一款支持單/雙精度浮點運算的浮點運算單元（FPU）。對于浮點乘加類運算以及浮點加/減/乘運算在浮點乘加融合（FMA）部件中實現(xiàn),該FMA單元采用6級流水的方式實現(xiàn)。且FMA部件的主加法器采用循環(huán)進位（EAC）加法器,并對加法器進行優(yōu)化設(shè)計,通過減小EAC的邏輯寬度,來減少加法器的面積和功耗,其中面積減少約27.0%,功耗減少約24.7%。該加法器可避免對負(fù)數(shù)的求補操作,... 

【文章來源】：安徽大學(xué)安徽省 211工程院校

【文章頁數(shù)】：92 頁

【學(xué)位級別】：碩士

【部分圖文】：

浮點分類指令類型部分判斷代碼

第五章申威架構(gòu)下RISC-V浮點指令的驗證66f2010253fmv.d.x$2,$f4a2621153flt.d$f4,$f6,$2a24291d3flt.d$f5,$f4,$308e28253fsub.d$f14,$f5,$f2026200d3fadd.d$f4,$f6,$f1724283c7fmadd.d$f5*$f4-$f1422e29453fsjnj.d$f14$f4$f8124304d3fmul.d$f4,$f6,$f9724281c3fmadd.d$f5*$f4+$f14c2070253fcvt.w.d$f14,$f4225707cbfnmsub.d$f4,$f5,$f14$f1500432787fsw$f4$f64"b111112441553fmul.d$f4,$f6,$f10圖5.3浮點譯碼模塊仿真圖5.3.2浮點發(fā)射模塊的功能仿真根據(jù)浮點指令進入到浮點等待隊列時，需驗證指令進入隊列后的壓縮情況。以及當(dāng)滿足發(fā)射條件時等待隊列的發(fā)射情況。如圖5.4所示，其中條目有效位（FWQValid）信號表示條目中的數(shù)據(jù)的有效情況，前4拍變化情況為12’h0->12’hf00->12’hff0->12’h5ff，表明條目數(shù)據(jù)的壓縮情況為從條目頂部進行更新且每拍最多可更新4條指令信息到等待隊列中。從第5拍到第7拍的變化情況為12’h5ff(12’b101_1111_1111)->12’h3fc(12’b11_1111_1110)->12’h3f0(12’b11_1111_0000)，第5到6拍變化說明條目10數(shù)據(jù)壓縮到條目9，并且條目0有效位變?yōu)?說明本拍還發(fā)射一條指令；第5到6拍有效位信號(FWQValid)變化表示條目1到條目3有效位變?yōu)?

安徽大學(xué)碩士學(xué)位論文67即本拍同時發(fā)射多條指令到發(fā)射隊列中。對于特殊指令如浮點比較指令如圖第6拍所示，發(fā)射到隊列Q0標(biāo)志信號(FQ0Valid)有效，控制信號FQ0Ctl為7’h12表示浮點小于指令(flt.d)。需發(fā)射到兩個發(fā)射隊列，發(fā)射信號IssueFQ0Fcmp和IssueFSQFcmp為12’h2,說明指令flt.d發(fā)射到二級發(fā)射隊列Q0和SQ隊列中去。經(jīng)分析等待隊列滿足相應(yīng)設(shè)計要求。圖5.4浮點等待隊列仿真波形圖對于二級發(fā)射隊列的發(fā)射情況與等待隊列類似，如圖5.5所示，以隊列Q1進行分析，根據(jù)有效位信號（FQ1Valid）知二級隊列每拍最多壓縮或者發(fā)射一條指令，其中隊列發(fā)射后將相應(yīng)的目的記分板（FQ1Dest）并根據(jù)指令執(zhí)行延時（Delay）來解該記分板號(PrecSb)。相應(yīng)的對于發(fā)射到兩個隊列的指令例如指令號（PipeUInum）為8’ha3的浮點比較指令當(dāng)Q1隊列中的部分發(fā)射2拍（指令執(zhí)行延時）后才發(fā)射SQ隊列中的浮點比較指令信息。其中SQ中發(fā)射的指令信息包括目的寄存器號FSTDDstReg(7’h10)、指令號FSTDInum(8’ha3)、控制信號FcvtFcmpCtl(2’h3)等信號。通過對浮點隊列的驗證表明其功能滿足設(shè)計的要求。圖5.5浮點發(fā)射隊列仿真圖5.3.3浮點指令的功能仿真浮點指令的功能驗證主要是對FPU部件中指令功能實現(xiàn)的正確性驗證，滿足

【參考文獻】：
期刊論文
[1]兆易創(chuàng)新推出基于RISC-V的通用MCU[J].   電子產(chǎn)品世界. 2019(09)
[2]一種高性能四倍精度浮點乘加器的設(shè)計與實現(xiàn)[J]. 何軍,黃永勤,朱英.  計算機工程. 2014(02)
[3]分離通路浮點乘加器設(shè)計與實現(xiàn)[J]. 何軍,黃永勤,朱英.  計算機科學(xué). 2013(08)
[4]FPU中一種高速乘法運算電路的設(shè)計與實現(xiàn)[J]. 王永海,周端,李波,常憲棟.  桂林電子工業(yè)學(xué)院學(xué)報. 2003(05)

博士論文
[1]高性能浮點算術(shù)單元VLSI實現(xiàn)的關(guān)鍵技術(shù)[D]. 劉德.哈爾濱工業(yè)大學(xué) 2016
[2]浮點乘加中混合算術(shù)加法可信性增強關(guān)鍵技術(shù)的研究[D]. 劉峰.國防科學(xué)技術(shù)大學(xué) 2010

碩士論文
[1]RISC-V處理器約束隨機指令生成平臺的設(shè)計[D]. 劉濤.西安電子科技大學(xué) 2019
[2]基于形式驗證方法的數(shù)字LTE芯片邏輯等價性分析及研究[D]. 冀禹麟.西安電子科技大學(xué) 2017
[3]高性能微處理器浮點乘加單元的研究[D]. 張潔.國防科學(xué)技術(shù)大學(xué) 2016
[4]前導(dǎo)零預(yù)測邏輯的設(shè)計與應(yīng)用[D]. 朱光前.西安電子科技大學(xué) 2016
[5]高性能X處理器浮點部件的實現(xiàn)和優(yōu)化[D]. 鄧凱偉.國防科學(xué)技術(shù)大學(xué) 2015
[6]基于PowerPC架構(gòu)X型微處理器浮點單元的分析與驗證[D]. 楊軍.東南大學(xué) 2015
[7]基于ARMv7浮點指令集的FPU設(shè)計與實現(xiàn)[D]. 王忠弈.國防科學(xué)技術(shù)大學(xué) 2014
[8]高精度高性能浮點除法、開方單元的研究與設(shè)計[D]. 王廣斌.華北電力大學(xué) 2014
[9]浮點融合乘加部件設(shè)計分析與尾數(shù)加電路定制設(shè)計[D]. 李振虎.國防科學(xué)技術(shù)大學(xué) 2013
[10]高性能微處理器中浮點融合乘加部件的設(shè)計與實現(xiàn)[D]. 謝啟華.國防科學(xué)技術(shù)大學(xué) 2013



本文編號：3505106