近年來(lái),隨著信號(hào)處理技術(shù)的發(fā)展,DSP作為關(guān)鍵的信號(hào)處理芯片處于飛速發(fā)展的階段。本文設(shè)計(jì)了一個(gè)16位定點(diǎn)DSP,該DSP的存儲(chǔ)器采用哈佛結(jié)構(gòu),指令的執(zhí)行采用四級(jí)流水線(xiàn)結(jié)構(gòu),通過(guò)DAG模塊完成數(shù)據(jù)的存取操作,通過(guò)PAG模塊完成程序存取操作,通過(guò)流水線(xiàn)控制器完成指令的譯碼操作,CALU和PLU以及存儲(chǔ)映射寄存器完成指令的執(zhí)行以及對(duì)數(shù)據(jù)的運(yùn)算操作等,時(shí)鐘的產(chǎn)生以及芯片的省電模式控制和外部中斷同步都是通過(guò)時(shí)鐘控制模塊完成;芯片外設(shè)包括串口、TDM串口、定時(shí)器、等待狀態(tài)發(fā)生器、中斷產(chǎn)生器和存儲(chǔ)映射I/O端口,實(shí)現(xiàn)DSP內(nèi)部與外部的數(shù)據(jù)通信和控制。通過(guò)ModelSim軟件對(duì)設(shè)計(jì)代碼進(jìn)行了仿真驗(yàn)證,通過(guò)ALTERA公司的EP2S60開(kāi)發(fā)板進(jìn)行了硬件驗(yàn)證,結(jié)果表明該設(shè)計(jì)功能正確,達(dá)到設(shè)計(jì)要求。 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

數(shù)字IC設(shè)計(jì)流程

16 位 DSP IP 核的設(shè)計(jì)與驗(yàn)證技術(shù)12Altera 的產(chǎn)品結(jié)構(gòu)一般包括如下結(jié)構(gòu)：邏輯陣列模塊（LAB）、TriMatrix 存儲(chǔ)器模塊（RAM）、數(shù)字信號(hào)處理模塊（DSP）和鎖相環(huán)模塊（PLL）。下面以 StratiII 器件為例說(shuō)明 Altera 公司產(chǎn)品的結(jié)構(gòu)，其內(nèi)部結(jié)構(gòu)如表 2.1 所示，結(jié)構(gòu)排布如圖2.3 所示。表 2.1 Stratix II 器件的內(nèi)部結(jié)構(gòu)

圖 2.4ALM 的結(jié)構(gòu)示意圖2. 存儲(chǔ)器模塊（RAM）Stratix II 器件具有 TriMatrix 存儲(chǔ)結(jié)構(gòu)，它包括三種大小的嵌入式 RAM 塊riMatrix 存儲(chǔ)器包括 512bit 的 M512 塊，4Kbit 的 M4K 塊和 512Kbit 的 M-RA，每個(gè)都可以配置支持各種特性。TriMatrix 存儲(chǔ)器結(jié)構(gòu)提供了多達(dá) 9Mbit AM，使得 Stratix II 器件系列成為大存儲(chǔ)容量應(yīng)用的可行方案。TriMatrix 存儲(chǔ)器提供了三種存儲(chǔ)結(jié)構(gòu)，能夠?qū)崿F(xiàn)復(fù)雜設(shè)計(jì)中的各種存儲(chǔ)功能中 M512 RAM 可以靈活的配置為簡(jiǎn)單雙口 RAM、單口 RAM、FIFO、ROM 位寄存器等結(jié)構(gòu)；M4K RAM 可以靈活的配置為真雙口 RAM、簡(jiǎn)單雙口 RAM口 RAM、FIFO、ROM 和移位寄存器等結(jié)構(gòu)；M-RAM 可以靈活的配置為真 RAM、簡(jiǎn)單雙口 RAM、單口 RAM 和 FIFO 等結(jié)構(gòu)。設(shè)計(jì)者能夠在存儲(chǔ)帶寬的應(yīng)用中使用小的 M512 RAM 塊作為 FIFO 功能和時(shí)鐘域緩沖；M4K 塊是中小存儲(chǔ)應(yīng)用的理想選擇，比如異步傳輸模式（ATM）信元處理；M-RAM 塊非合于諸如 IP 包緩沖和系統(tǒng)高速緩沖等大緩沖的應(yīng)用。3. 數(shù)字信號(hào)處理模塊（DSP）

【參考文獻(xiàn)】：
期刊論文
[1]專(zhuān)用16位定點(diǎn)DSP的CPU設(shè)計(jì)[J]. 陳海兵,楊松華,吳耿峰.  微電子學(xué)與計(jì)算機(jī). 2004(01)



本文編號(hào)：3488406