HEVC（High Efficiency Video Coding,高效視頻編碼）是當(dāng)前最熱門(mén)的視頻編碼標(biāo)準(zhǔn),以上一代編碼標(biāo)準(zhǔn)H.264為基礎(chǔ)。在保持相同視頻圖像質(zhì)量的條件下,將視頻流的碼率降低50%。但是HEVC的計(jì)算復(fù)雜度提升約2-4倍。多核處理器的研究起源于20世紀(jì)九十年代,歷經(jīng)二十余年的發(fā)展,多核處理器已經(jīng)步入大規(guī)模應(yīng)用階段,并逐漸向眾核階段過(guò)渡。在不久的將來(lái),眾核處理器取代多核處理器將是必然趨勢(shì)。OpTiMSoC（Open Tiled Manycore System-on-Chip,開(kāi)放平鋪式眾核片上系統(tǒng)）是一個(gè)基于庫(kù)的平臺(tái)架構(gòu),允許用戶(hù)面向不同應(yīng)用,按照自己的需求構(gòu)建專(zhuān)用眾核處理器,為眾核處理器設(shè)計(jì)研究提供了良好平臺(tái)。本文重點(diǎn)研究HEVC解碼過(guò)程中各模塊計(jì)算復(fù)雜度,分析解碼性能瓶頸,以此為依據(jù)利用OpTiMSoC平臺(tái)構(gòu)建專(zhuān)用眾核處理器,使用多種測(cè)試序列進(jìn)行仿真解碼測(cè)試,并與單核處理器仿真解碼性能、所設(shè)計(jì)的眾核處理器適配到DE3開(kāi)發(fā)板眾核解碼性能進(jìn)行對(duì)比,從而對(duì)所設(shè)計(jì)的眾核處理器性能進(jìn)行了驗(yàn)證。具體研究?jī)?nèi)容如下:（1）對(duì)HEVC編碼標(biāo)準(zhǔn)的編碼關(guān)鍵技術(shù)及解碼流程進(jìn)行研究,通過(guò)多... 

【文章來(lái)源】：山東科技大學(xué)山東省

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１．２ＴＩＬＥ６４處理器框圖??Ｆｉｇｌ．２?Ｂｌｏｃｋ?Ｄｉａｇｒａｍ?ｏｆ?Ｐｒｏｃｅｓｓｏｒ?ＴＩＬＥ６４??５??

圖２．１１單核處理器仿真波形??Ｆｉｇ．２．１１?Ｗａｖｅｆｏｒｍ?ｏｆ?ｓｉｎｇｌｅｃｏｒｅ?ｐｒｏｃｅｓｓｏｒ??

?＾?ｃｐｕ?ｔｒａｃｅｐｏｒｔ?ｅｘｅｃ?ｐｃ?〇３１?：ｅＢ?＂ｂｃｓ．ｇｅｎ?ｔｒａｃｅｐｏｒｔ?ｅｘｅｃ＿ｉｎｓｎ?〇ｌ３１：０ｌ??Ｂ?．ｍｏｒ．ｂｉ．ｔｐｕ?ｂｒａｎｃｈ?？ｉｓｐｒｅｄｉｃｔ＿ｏ??Ｏ?．ｃ？ｐｐｕｃｏｎｏ?ｒｓｔ??１＝＾，３?燦．—伽?Ｒｆ＿＊Ｄ＊？ＤＴＨ｜３１：．ｌ??－ｎｏｒＨｘ．ｃｔｆＵａｐｐｕｃｃｌｎｏ?ｃｌｋ?巍??＇．ｎｏｒ＊ｋｘ＿ｄ？＜ｏｄｅ?ｆｌａｇ?１?學(xué)姿十．．．－ｔ４發(fā)辦魂卜：年：．’＾＾＾－；．．；？＾．￣＾：壤１｜＾１??Ｓ?：??Ｗｉｒｅ?〇ＰＴ１〇Ｎ，ＯＣＡＣＫ＿８＾ＣＫ．ＷＩＤＴＨ［３１：０；??ＯＰｎｏＮ．ＤＣＡＣＨＬ．ＵＭｒｒ．ｗｉｏ－Ｈｉｓｉｉｏ；??ｗｉｒｅ?０Ｐ７１０Ｎ＿ＤＣＡＣＨＥ＿ＳＯ＞－ＩＤＴＭ［３１：０］?？、：?’?＇??ｏｆｔｉｏｎｄｃａｃｈｅ?ｓＮ〇〇ｐ｛；ｓ：〇ｉ??????圖２．１１單核處理器仿真波形??Ｆｉｇ．２．１１?Ｗａｖｅｆｏｒｍ?ｏｆ?ｓｉｎｇｌｅｃｏｒｅ?ｐｒｏｃｅｓｓｏｒ??２．４硬件平臺(tái)ＤＥ３??２．４．１開(kāi)發(fā)板簡(jiǎn)介??

【參考文獻(xiàn)】：
期刊論文
[1]數(shù)字視頻壓縮編碼技術(shù)標(biāo)準(zhǔn)現(xiàn)狀與展望[J]. 阮若林,胡瑞敏.  電視技術(shù). 2014(03)
[2]新一代視頻編碼標(biāo)準(zhǔn)HEVC的關(guān)鍵技術(shù)[J]. 趙耀,黃晗,林春雨,白慧慧.  數(shù)據(jù)采集與處理. 2014(01)
[3]高效視頻編碼[J]. 沈燕飛,李錦濤,朱珍民,張勇東.  計(jì)算機(jī)學(xué)報(bào). 2013(11)
[4]新一代視頻編碼標(biāo)準(zhǔn)——HEVC[J]. 朱秀昌,李欣,陳杰.  南京郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(03)
[5]面向異構(gòu)多核處理器的并行代價(jià)模型[J]. 黃品豐,趙榮彩,姚遠(yuǎn),趙捷.  計(jì)算機(jī)應(yīng)用. 2013(06)
[6]NoCMPSim:基于片上網(wǎng)絡(luò)通信架構(gòu)多核仿真平臺(tái)[J]. 王進(jìn)祥,付方發(fā),孫俊.  中國(guó)集成電路. 2011(06)
[7]基于功能模塊的H.264并行解碼算法[J]. 郭倩,陳耀武.  計(jì)算機(jī)工程. 2010(23)
[8]多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J]. 黃國(guó)睿,張平,魏廣博.  計(jì)算機(jī)工程與設(shè)計(jì). 2009(10)
[9]走進(jìn)多核時(shí)代[J]. 李曉明,王韜,劉東,杜江凌.  計(jì)算機(jī)科學(xué)與探索. 2008(06)
[10]下一代處理器進(jìn)入眾核時(shí)代[J]. 北鄉(xiāng)達(dá)郎,草木.  電子設(shè)計(jì)應(yīng)用. 2008(11)

博士論文
[1]基于FPGA的片上多處理器建模方法[D]. 李頎.中國(guó)科學(xué)技術(shù)大學(xué) 2012

碩士論文
[1]極化碼編譯碼算法研究及譯碼算法FPGA實(shí)現(xiàn)[D]. 倪磊.哈爾濱工業(yè)大學(xué) 2016
[2]HEVC視頻編解碼標(biāo)準(zhǔn)研究及解析模塊設(shè)計(jì)[D]. 汪建軍.山東大學(xué) 2014
[3]基于HEVC的超高清并行解碼器設(shè)計(jì)[D]. 才琦.上海交通大學(xué) 2014
[4]基于H.265的軟件解碼平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[D]. 徐寶鳳.西安電子科技大學(xué) 2013
[5]基于NoC的眾核系統(tǒng)級(jí)建模技術(shù)研究[D]. 朱玉龍.合肥工業(yè)大學(xué) 2012



本文編號(hào)：3474751