隨著處理器制造工藝的不斷進步以及實際應(yīng)用需要,多核結(jié)構(gòu)已經(jīng)成為當前高性能微處理器的發(fā)展趨勢。然而,與此同時也帶來了一些在單處理器結(jié)構(gòu)中沒有出現(xiàn)過的問題,在多核處理器系統(tǒng)中出現(xiàn)的Cache一致性問題是當今計算機體系結(jié)構(gòu)中研究的熱點問題。當前處理器性能的提高幅度遠高于存儲器的發(fā)展速度,然而,在傳統(tǒng)的多核處理器系統(tǒng)中為保證Cache一致性,數(shù)據(jù)塊的一致性信息一般都以目錄的方式存放在內(nèi)存中,這樣,當某個內(nèi)核需要對某一共享數(shù)據(jù)塊進行讀寫操作時,都需要到內(nèi)存中查找或修改目錄信息,這無疑增加了處理器內(nèi)核的訪存延遲,而較長的訪存延遲大大的限制了系統(tǒng)的性能。本文對多核環(huán)境下的高速緩存的工作原理、基本結(jié)構(gòu)及Cache一致性協(xié)議的工作原理等進行了較為深入的研究的基礎(chǔ)上,提出了一種L2 Cache模型的設(shè)計,將傳統(tǒng)的L2 Cache分成兩部分,即DLDI與FDI部分,其中DLDI部分除了存儲本地內(nèi)核最近訪問的數(shù)據(jù)外,還額外存儲了這些數(shù)據(jù)塊的目錄信息,而FDI部分存儲的是從DLDI部分替換出去的數(shù)據(jù)塊的目錄信息,這樣當內(nèi)核需要查找或改變某個數(shù)據(jù)塊的目錄信息時,可以直接訪問L2 Cache,從而減少處理器的訪存延... 

【文章來源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題的背景與意義
    1.2 國內(nèi)外發(fā)展現(xiàn)狀
        1.2.1 國外研究現(xiàn)狀
        1.2.2 國內(nèi)研究現(xiàn)狀
    1.3 相關(guān)研究介紹
        1.3.1 高速緩存一致性協(xié)議概述
        1.3.2 微處理器發(fā)展概述
        1.3.3 存儲模型一致性
    1.4 論文的主要工作
    1.5 論文的組織
第2章 Cache 一致性協(xié)議
    2.1 Cache 一致性協(xié)議的分類
        2.1.1 基于目錄的Cache 一致性協(xié)議
        2.1.2 基于監(jiān)聽的Cache 一致性協(xié)議
        2.1.3 基于Token 的Cache 一致性協(xié)議
        2.1.4 三種Cache 一致性協(xié)議的區(qū)別
    2.2 Cache 一致性協(xié)議工作原理
        2.2.1 Cache 行狀態(tài)
        2.2.2 Cache 行狀態(tài)之間的轉(zhuǎn)換
    2.3 高速緩存不一致性問題的主要原因
        2.3.1 共享可寫數(shù)據(jù)的不一致性
        2.3.2 I/O 操作導(dǎo)致的不一致性
        2.3.3 進程遷移的不一致性
    2.4 提高Cache 一致性協(xié)議性能的方法
    2.5 本章小結(jié)
第3章 高速緩沖存儲器(Cache)的研究
    3.1 Cache 的工作原理
    3.2 Cache 的基本結(jié)構(gòu)
        3.2.1 存儲層次組織
        3.2.2 Cache 的內(nèi)部結(jié)構(gòu)
    3.3 Cache 讀寫策略
        3.3.1 Cache 寫策略
        3.3.2 Cache 讀策略
    3.4 替換算法
    3.5 本章小結(jié)
第4章 L2 Cache 模型的設(shè)計及目錄協(xié)議的改進
    4.1 L2 Cache 模型的設(shè)計
        4.1.1 DLDI 部分的設(shè)計
        4.1.2 FDI 部分的設(shè)計
        4.1.3 與傳統(tǒng)目錄信息存儲方式的訪存比較
    4.2 基于目錄的Cache 一致性協(xié)議的改進
        4.2.1 傳統(tǒng)的目錄協(xié)議的工作原理
        4.2.2 對目錄協(xié)議的改進
        4.2.3 如何替換目錄信息
    4.3 本章小結(jié)
第5章 模擬結(jié)果及分析
    5.1 評測方法
    5.2 多核模擬器的選擇
        5.2.1 多核模擬器介紹
        5.2.2 GEMS 模擬器組成和結(jié)構(gòu)
    5.3 模擬過程及結(jié)果分析
        5.3.1 設(shè)置模擬參數(shù)
        5.3.2 測試結(jié)果及結(jié)果分析
    5.4 本章小結(jié)
結(jié)論
參考文獻
攻讀碩士學(xué)位期間發(fā)表的論文和取得的科研成果
致謝



本文編號：3474365