隨著集成電路的發(fā)展,集成電路的尺寸變小使得供電電壓變小,導致電路更易受到噪聲影響,電路變得更容易失效。因此保證集成電路在宇宙環(huán)境或者核輻射等特殊環(huán)境下正常運行的抗輻射加固研究成為了一個重要的研究課題。存儲器是集成電路的重要組成部分,存儲密度增加使得存儲器發(fā)生多位錯誤的概率變大。本文針對SRAM存儲器設計了一類矩陣碼糾錯電路,其可以修正輻射環(huán)境中的高能粒子對存儲器造成的多位翻轉(zhuǎn)。在編碼設計中,將一個字在邏輯上劃分為多個4階矩陣,提出了一種矩形循環(huán)校驗法構造校驗位。所設計的矩陣糾錯碼可以對數(shù)據(jù)位寬為16比特的字中最高6位數(shù)據(jù)寬度的翻轉(zhuǎn)進行糾錯。在碼字的邏輯輸入過程中,選擇性的存放碼字比特以確保冗余位發(fā)生翻轉(zhuǎn)不影響電路可靠性。以降低矩陣碼糾錯性能或增加冗余位為代價降低了電路復雜度。對提出的算法進行電路設計并進行了可靠性分析和硬件開銷分析,同目前已知的糾錯碼進行比較,研究的矩陣碼擁有更強的多位翻轉(zhuǎn)修正能力。所設計的多種譯碼方案中同目前已知的糾錯碼比較,擁有更好的平均失效時間（MTTF）。本文還設計了一種用于NAND Flash存儲器加固的EG-LDPC大數(shù)邏輯譯碼電路。在電路實現(xiàn)中,首先存儲E... 

【文章來源】：西南科技大學四川省

【文章頁數(shù)】：64 頁

【學位級別】：碩士

【部分圖文】：

SRAM軟錯誤原理示意圖

圖 1-3 MCU 和 SCU 在 90,65,45nm 工藝下的分布情況[15CU and SCU distributions in three technology sizes: 90, 65,尺寸降低到 180nm 后電壓降低趨于飽和，相鄰節(jié)荷積累效率降低使得存儲器發(fā)生單粒子翻轉(zhuǎn)的概更近，因此當輻射粒子轟擊在器件上時，存儲

圖 1-4 總劑量測試下 MLC NAND Flash 數(shù)據(jù)比特錯誤計數(shù)[194 Bit errors versus dose MLC NAND flash memories in No Refres出了 NANDFlash 的 SLC 及 MLC 兩種結構在不同納米強度的情況下的 SEU 實驗結果。實驗表明，相比于 儲器有著更好的輻射魯棒性，可靠性和耐久性。圖 1

【參考文獻】：
期刊論文
[1]星載大容量固態(tài)存儲控制器的級聯(lián)編碼設計[J]. 許志宏,安軍社,燕威,董振興,朱巖.  國防科技大學學報. 2018(02)
[2]基于Nand Flash的BCH校驗方法設計與實現(xiàn)[J]. 焦新泉,武慧軍,單彥虎,秦菲.  電測與儀表. 2017(22)
[3]龍芯X微處理器抗輻照加固設計[J]. 楊旭,范煜川,范寶峽.  中國科學:信息科學. 2015(04)
[4]一種新穎的二維糾錯碼加固存儲器設計方法[J]. 肖立伊,祝名,李家強.  宇航學報. 2014(02)
[5]一種NAND Flash存儲器抗輻射加固方法[J]. 易偉,徐欣,聶洪山.  微處理機. 2011(06)
[6]國外半導體器件的抗輻射研究[J]. 吳來安.  半導體情報. 1972(05)

碩士論文
[1]抗輻射加固SRAM設計[D]. 王博.西安電子科技大學 2015
[2]星載LDPC編譯碼器研究[D]. 李曉光.西安電子科技大學 2013
[3]LDPC碼在SRAM加固中的應用研究[D]. 張艷晶.哈爾濱工業(yè)大學 2010



本文編號：3473476