隨著片上系統(tǒng)（SOC）規(guī)模的不斷增大,各外部設(shè)備之間大量數(shù)據(jù)的交互問題成為芯片系統(tǒng)提高性能的瓶頸。提出了一種基于CoreConnect總線架構(gòu)的直接內(nèi)存存�。―MA）高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)方法,并給出了一種較為完善的DMA控制器設(shè)計(jì)方案。根據(jù)DMA在數(shù)據(jù)傳輸應(yīng)用中的特性,減小了外部設(shè)備之間數(shù)據(jù)大量交互對CPU產(chǎn)生的負(fù)擔(dān),同時(shí)解決了處理器內(nèi)部總線（PLB）上128 bit數(shù)據(jù)與片上外圍總線（OPB）上32 bit數(shù)據(jù)之間的傳輸問題,實(shí)現(xiàn)PLB與OPB上外部設(shè)備之間數(shù)據(jù)的雙向傳輸。最后給出了相應(yīng)的功能仿真結(jié)果與現(xiàn)場可編程門陣列（FPGA）驗(yàn)證結(jié)果。 

【文章來源】：半導(dǎo)體技術(shù). 2020,45(01)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

SOC架構(gòu)框圖

基于CoreConnect總線架構(gòu)的DMA控制器框架如圖2所示,支持PLB 128 bit和OPB 32 bit數(shù)據(jù)傳輸,采用4通道數(shù)據(jù)傳輸方式,其中每個(gè)通道有一組獨(dú)立的寄存器來配置要執(zhí)行的傳輸類型。CPU通過DCR總線對通道寄存器進(jìn)行傳輸信息配置,當(dāng)DMA寄存器初始化后,DMA控制器通道開始數(shù)據(jù)傳輸,DMA仲裁器選擇具有最高優(yōu)先級(jí)的通道并且指示PLB/OPB緩存控制邏輯來執(zhí)行明確類型的傳輸,產(chǎn)生讀/寫請求從先進(jìn)先出隊(duì)列(FIFO)中讀入或取出數(shù)據(jù)。數(shù)據(jù)從指定的源設(shè)備讀取后臨時(shí)存放排列到128字節(jié)的FIFO中。之后數(shù)據(jù)被發(fā)送到該通道中DCR指定的目標(biāo)設(shè)備。3 DMA控制器設(shè)計(jì)實(shí)現(xiàn)

PLB/OPB主接口模塊是整個(gè)DMA控制器的核心模塊,實(shí)現(xiàn)了DMA控制器與PLB/OPB互連,主要功能是將從源地址讀取來的數(shù)據(jù),根據(jù)CPU對DMA寄存器的配置信息進(jìn)行調(diào)整,并將調(diào)整后的有效數(shù)據(jù)寫到目標(biāo)地址。通過如圖3所示狀態(tài)機(jī)實(shí)現(xiàn)DMA控制器與PLB/OPB端的數(shù)據(jù)傳輸。DMA_IDLE:空閑狀態(tài),CPU通過DCR總線配置相關(guān)寄存器啟動(dòng)DMA控制器,DMA通過仲裁模塊選擇優(yōu)先級(jí)高的通道,跳轉(zhuǎn)地址請求狀態(tài)DMA_REQ。

【參考文獻(xiàn)】：
期刊論文
[1]基于AHB總線協(xié)議的DMA控制器設(shè)計(jì)[J]. 趙強(qiáng),陳嵐.  微電子學(xué)與計(jì)算機(jī). 2014(02)
[2]基于CoreConnect的OPB SPI接口設(shè)計(jì)與實(shí)現(xiàn)[J]. 王宏亮,毛永毅,張宏君.  測控技術(shù). 2013(05)
[3]基于AXI總線的DMA控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 蒲杰,李貴勇.  重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2012(02)
[4]MCS-DMA:一種面向SoC內(nèi)DMA傳輸?shù)膬?nèi)存控制器優(yōu)化設(shè)計(jì)[J]. 黃侃,佟冬,劉洋,楊壽貴,程旭.  電子學(xué)報(bào). 2010(03)
[5]基于PCI總線的DMA高速數(shù)據(jù)傳輸系統(tǒng)[J]. 顏建峰,吳寧.  電子科技大學(xué)學(xué)報(bào). 2007(05)

碩士論文
[1]應(yīng)用于SOC的PCIeDMA控制器設(shè)計(jì)與驗(yàn)證[D]. 戚聰.西安電子科技大學(xué) 2017
[2]基于CoreConnect架構(gòu)SoC芯片PCI-PLB橋的應(yīng)用與驗(yàn)證[D]. 胡時(shí)舜.西安電子科技大學(xué) 2015



本文編號(hào)：3459609