隨著片上系統(tǒng)（SOC）規(guī)模的不斷增大,各外部設備之間大量數據的交互問題成為芯片系統(tǒng)提高性能的瓶頸。提出了一種基于CoreConnect總線架構的直接內存存取（DMA）高速數據傳輸系統(tǒng)設計方法,并給出了一種較為完善的DMA控制器設計方案。根據DMA在數據傳輸應用中的特性,減小了外部設備之間數據大量交互對CPU產生的負擔,同時解決了處理器內部總線（PLB）上128 bit數據與片上外圍總線（OPB）上32 bit數據之間的傳輸問題,實現PLB與OPB上外部設備之間數據的雙向傳輸。最后給出了相應的功能仿真結果與現場可編程門陣列（FPGA）驗證結果。 

【文章來源】：半導體技術. 2020,45(01)北大核心

【文章頁數】：6 頁

【部分圖文】：

SOC架構框圖

基于CoreConnect總線架構的DMA控制器框架如圖2所示,支持PLB 128 bit和OPB 32 bit數據傳輸,采用4通道數據傳輸方式,其中每個通道有一組獨立的寄存器來配置要執(zhí)行的傳輸類型。CPU通過DCR總線對通道寄存器進行傳輸信息配置,當DMA寄存器初始化后,DMA控制器通道開始數據傳輸,DMA仲裁器選擇具有最高優(yōu)先級的通道并且指示PLB/OPB緩存控制邏輯來執(zhí)行明確類型的傳輸,產生讀/寫請求從先進先出隊列(FIFO)中讀入或取出數據。數據從指定的源設備讀取后臨時存放排列到128字節(jié)的FIFO中。之后數據被發(fā)送到該通道中DCR指定的目標設備。3 DMA控制器設計實現

PLB/OPB主接口模塊是整個DMA控制器的核心模塊,實現了DMA控制器與PLB/OPB互連,主要功能是將從源地址讀取來的數據,根據CPU對DMA寄存器的配置信息進行調整,并將調整后的有效數據寫到目標地址。通過如圖3所示狀態(tài)機實現DMA控制器與PLB/OPB端的數據傳輸。DMA_IDLE:空閑狀態(tài),CPU通過DCR總線配置相關寄存器啟動DMA控制器,DMA通過仲裁模塊選擇優(yōu)先級高的通道,跳轉地址請求狀態(tài)DMA_REQ。

【參考文獻】：
期刊論文
[1]基于AHB總線協(xié)議的DMA控制器設計[J]. 趙強,陳嵐.  微電子學與計算機. 2014(02)
[2]基于CoreConnect的OPB SPI接口設計與實現[J]. 王宏亮,毛永毅,張宏君.  測控技術. 2013(05)
[3]基于AXI總線的DMA控制器的設計與實現[J]. 蒲杰,李貴勇.  重慶郵電大學學報(自然科學版). 2012(02)
[4]MCS-DMA:一種面向SoC內DMA傳輸的內存控制器優(yōu)化設計[J]. 黃侃,佟冬,劉洋,楊壽貴,程旭.  電子學報. 2010(03)
[5]基于PCI總線的DMA高速數據傳輸系統(tǒng)[J]. 顏建峰,吳寧.  電子科技大學學報. 2007(05)

碩士論文
[1]應用于SOC的PCIeDMA控制器設計與驗證[D]. 戚聰.西安電子科技大學 2017
[2]基于CoreConnect架構SoC芯片PCI-PLB橋的應用與驗證[D]. 胡時舜.西安電子科技大學 2015



本文編號：3459609