針對(duì)國(guó)外軟核處理器需要高額授權(quán)費(fèi)、不提供硬件描述語(yǔ)言（HDL）源代碼、系統(tǒng)靈活性較差、技術(shù)支持有限等問(wèn)題,對(duì)國(guó)產(chǎn)自主研發(fā)的龍芯軟核處理器LS232的微架構(gòu)和特性進(jìn)行了研究,提出了以現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）為開(kāi)發(fā)平臺(tái),設(shè)計(jì)并實(shí)現(xiàn)了一種改進(jìn)的基于軟核處理器LS232的片上系統(tǒng)（SoC）,并在該系統(tǒng)上成功加載了啟動(dòng)程序PMON,移植了一種輕量級(jí)的實(shí)時(shí)操作系統(tǒng)Linux。整個(gè)SoC可以作為嵌入式系統(tǒng)使用,穩(wěn)定運(yùn)行在68 MHz的時(shí)鐘頻率下,具有實(shí)時(shí)性強(qiáng)、性能高等特點(diǎn),同時(shí)可滿足航天領(lǐng)域?qū)η度胧教幚砥靼踩耘c可靠性的需求。 

【文章來(lái)源】：傳感器與微系統(tǒng). 2020,39(08)CSCD

【文章頁(yè)數(shù)】：4 頁(yè)

【部分圖文】：

LS232微架構(gòu)

傳統(tǒng)的基于軟核處理器設(shè)計(jì)的So C硬件平臺(tái)中，所采用的軟核處理器幾乎都是Nios II或MicroBlaze[5]。這類軟核處理器存在上述的固有缺點(diǎn)，針對(duì)存在的問(wèn)題，改進(jìn)型So C硬件平臺(tái)采用軟核處理器LS232。LS232代碼開(kāi)源，且在性能和實(shí)時(shí)性方面優(yōu)于Nios II和MicroBlaze。此外，基于LS232的So C易于移植到不同的FPGA平臺(tái)，如Microsemi宇航級(jí)的FPGA。改進(jìn)的So C硬件平臺(tái)如圖2所示。改進(jìn)型So C采用軟核處理器LS232作為主控CPU,AXI總線作為連接CPU和外設(shè)控制器的片上總線。So C設(shè)計(jì)實(shí)現(xiàn)是基于IP核集成的技術(shù)，在So C設(shè)計(jì)初期，應(yīng)具有所需全部功能子模塊IP核。So C硬件平臺(tái)中AXI MUX模塊和AXI2APB模塊沒(méi)有廠商提供，需自行設(shè)計(jì)，其他模塊均來(lái)源于龍芯中科或Xilinx。

AXI MUX是將LS232、內(nèi)存和I/O設(shè)備相互連接的共享通道，本設(shè)計(jì)的總線主控為1個(gè)通道，總線從屬為4個(gè)通道。AXI MUX的實(shí)現(xiàn)框圖如圖3所示。AXI MUX的地址解碼器根據(jù)主設(shè)備LS232產(chǎn)生的地址信號(hào)，判斷需要訪問(wèn)某個(gè)總線從設(shè)備，并生成相應(yīng)的片選信號(hào)。主設(shè)備產(chǎn)生的訪問(wèn)地址與從設(shè)備的對(duì)應(yīng)關(guān)系就是地址映射。本次設(shè)計(jì)的AXI MUX有4個(gè)總線從設(shè)備通道，分別是SPI Flash從設(shè)備通道、MAC從設(shè)備通道、DDR3從設(shè)備通道、AXI2APB從設(shè)備通道。地址映射關(guān)系如表1所示。

【參考文獻(xiàn)】：
期刊論文
[1]基于SoC的快速金屬頻率特性測(cè)試系統(tǒng)設(shè)計(jì)[J]. 劉曉東,寧晨,田麗.  傳感器與微系統(tǒng). 2018(03)
[2]基于龍芯平臺(tái)的PMON研究與開(kāi)發(fā)[J]. 吳亞杰,劉衛(wèi)東,曾小光.  電子設(shè)計(jì)工程. 2011(17)
[3]基于龍芯2F架構(gòu)的PMON分析與優(yōu)化[J]. 張菊莉,張君毅,孟小鎖.  現(xiàn)代電子技術(shù). 2011(02)

碩士論文
[1]基于SoPC的多功能應(yīng)用系統(tǒng)[D]. 蔣勇.電子科技大學(xué) 2017
[2]基于LEON3和AXI總線的SoC搭建與驗(yàn)證[D]. 潘峰.西安電子科技大學(xué) 2015
[3]用于星載計(jì)算機(jī)的CompactPCI總線技術(shù)的研究[D]. 薛國(guó)鳳.中國(guó)科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心） 2010



本文編號(hào)：3455904