數(shù)字信號處理器在眾多需要進(jìn)行高速數(shù)據(jù)處理的領(lǐng)域都有著廣泛的應(yīng)用。隨著對DSP處理速度與精度、存儲器容量、編程的靈活性和方便性要求的不斷提高,自80年代中后期以來,各DSP生產(chǎn)廠家陸續(xù)推出了各自的32位浮點(diǎn)DSP處理器。設(shè)計(jì)有自主產(chǎn)權(quán)的DSP處理器IP核,對于國內(nèi)自主研制高端SOC產(chǎn)品,具有很高的實(shí)用價(jià)值。論文結(jié)合預(yù)研課題,參與完成了一款四級流水線16位定點(diǎn)DSP處理器IP核設(shè)計(jì),負(fù)責(zé)完成了其中的數(shù)據(jù)通路的設(shè)計(jì)與驗(yàn)證。本文的主要研究工作包括:1、分析研究了定點(diǎn)加減法、乘法、移位器等算法和處理器流程,確定了運(yùn)算部件的數(shù)據(jù)通路結(jié)構(gòu),將定點(diǎn)處理與定點(diǎn)運(yùn)算統(tǒng)一成2-補(bǔ)碼進(jìn)行設(shè)計(jì);2、采用基4的Booth算法和4-2壓縮樹,設(shè)計(jì)了一個Booth硬件乘法器,并實(shí)現(xiàn)了與進(jìn)位選擇加法運(yùn)算數(shù)據(jù)通路的2個CLA加法器共享,減小了數(shù)據(jù)通路的面積;3、完成了定點(diǎn)DSP處理器IP核的數(shù)據(jù)通路設(shè)計(jì)及Verilog編碼,其中包括加法器、乘法器、移位器等運(yùn)算單元的實(shí)現(xiàn);4、完成了數(shù)據(jù)通路中各模塊和整體數(shù)據(jù)通路的仿真驗(yàn)證。論文的工作對進(jìn)一步開展浮點(diǎn)DSP處理器的設(shè)計(jì)研究工作打下了堅(jiān)實(shí)的基礎(chǔ),對于定點(diǎn)運(yùn)算部件的設(shè)計(jì)具有參考... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【部分圖文】：

Walkie-Talkie項(xiàng)目整體框圖

圖 4 DSP 核在 Walkie-Talkie 項(xiàng)目中具體工作描述(DSP in Walkie-Talkie project)2.3 DSP 核結(jié)構(gòu)分析基于以上分析，可以知道 DSP 核的運(yùn)算量比較大，要實(shí)現(xiàn)多個數(shù)字濾波器，而且對于 20kHz 帶寬的音頻信號的處理，需要比較高的運(yùn)算速度。所以在 DSP 核中必須包含高速的乘加運(yùn)算部件。要估算 RSSI(Received Signal Strength Indicator)、SNR(Signal Noise Ratio)，要求 DSP 核具有簡單的除法運(yùn)算功能，需要專門的除法運(yùn)算部件；另外，還需要移位器等操作部件以加快運(yùn)算速度。基于以上考慮，設(shè)計(jì)出如圖 5 所示的 DSP 內(nèi)核基本結(jié)構(gòu)，它包含 3 個計(jì)算單元：ALU、乘法器/累加器、移位器。計(jì)算單元處理寄存器陣列中的 16 位數(shù)據(jù)，支持多精度計(jì)算。ALU 可進(jìn)行算術(shù)運(yùn)算，也支持簡單除法運(yùn)算。乘法器可在一個周期內(nèi)完成乘法運(yùn)算、乘加運(yùn)算或者乘減運(yùn)算。移位器可進(jìn)行邏輯和算術(shù)移位、規(guī)格化和反規(guī)格化、二進(jìn)制提取指數(shù)操作。

10圖 5 DSP 內(nèi)核基本結(jié)構(gòu)(Overview of DSP core)2.3.1 處理器單元結(jié)構(gòu)乘加器(MAC)無論數(shù)字 FIR 濾波器還是數(shù)字的 IIR 濾波器，都需要作大量的乘加/乘減運(yùn)算。這些運(yùn)算需要高速的硬件乘加器來實(shí)現(xiàn)。乘法器可以實(shí)現(xiàn)定點(diǎn)的乘法操作、乘加操作和乘減操作。它使用 16 位定點(diǎn)數(shù)據(jù)，產(chǎn)生 40 位乘積。乘法器的輸入可以使小數(shù)，也可以是整數(shù)，無符號書或者有符號數(shù)(二進(jìn)制補(bǔ)碼)。◎ MAC 整體結(jié)構(gòu)圖 6 給出了 MAC 各個子模塊以及它們之間的邏輯連接關(guān)系。


本文編號：3452729