<正>近年來(lái),隨著數(shù)據(jù)量的日益增長(zhǎng),CPU運(yùn)算能力不斷提升,內(nèi)存的訪問(wèn)延遲卻幾乎沒(méi)有提升。傳統(tǒng)架構(gòu)下,存儲(chǔ)與運(yùn)算之間數(shù)據(jù)交換通路窄、能耗高的問(wèn)題日益凸顯,存算一體則成為現(xiàn)階段實(shí)現(xiàn)高帶寬、低功耗計(jì)算需求的一條有效途徑。因此,有必要梳理存算一體技術(shù)的發(fā)展現(xiàn)狀與挑戰(zhàn),以便對(duì)產(chǎn)業(yè)做出針對(duì)性的扶持與引導(dǎo)。 

【文章來(lái)源】：互聯(lián)網(wǎng)經(jīng)濟(jì). 2020,(04)

【文章頁(yè)數(shù)】：3 頁(yè)

【文章目錄】：
一、存內(nèi)計(jì)算的發(fā)展現(xiàn)狀
二、存算一體化面臨三大挑戰(zhàn)
    一是計(jì)算精度有限
    二是應(yīng)用落地場(chǎng)景邊界條件限制較多
    三是芯片開(kāi)發(fā)生態(tài)亟待打造
三、對(duì)策建議
    把握技術(shù)路徑轉(zhuǎn)換機(jī)遇，加快存算一體技術(shù)研發(fā)
    制定全面且長(zhǎng)期的存算一體發(fā)展戰(zhàn)略



本文編號(hào)：3441309