一種AXI4總線轉(zhuǎn)局部總線接口設(shè)計(jì)方法
發(fā)布時(shí)間:2021-10-14 17:15
針對(duì)AXI4總線設(shè)備的數(shù)據(jù)傳輸需求,根據(jù)AXI4總線協(xié)議,實(shí)現(xiàn)了一種AXI4總線到局部總線接口的轉(zhuǎn)換邏輯設(shè)計(jì)方法。該方法以FPGA為核心,采用VHDL語(yǔ)言,完成了滿足AXI4總線協(xié)議和目標(biāo)模塊接口時(shí)序要求的邏輯單元設(shè)計(jì)。
【文章來(lái)源】:通信電源技術(shù). 2020,37(08)
【文章頁(yè)數(shù)】:4 頁(yè)
【參考文獻(xiàn)】:
期刊論文
[1]支持流水傳輸?shù)腁XI4主機(jī)轉(zhuǎn)換接口設(shè)計(jì)[J]. 易清明,曾杰麟,石敏. 計(jì)算機(jī)工程. 2016(04)
[2]基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J]. 馬飛,劉琦,包斌. 電子技術(shù)應(yīng)用. 2015(06)
本文編號(hào):3436532
【文章來(lái)源】:通信電源技術(shù). 2020,37(08)
【文章頁(yè)數(shù)】:4 頁(yè)
【參考文獻(xiàn)】:
期刊論文
[1]支持流水傳輸?shù)腁XI4主機(jī)轉(zhuǎn)換接口設(shè)計(jì)[J]. 易清明,曾杰麟,石敏. 計(jì)算機(jī)工程. 2016(04)
[2]基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J]. 馬飛,劉琦,包斌. 電子技術(shù)應(yīng)用. 2015(06)
本文編號(hào):3436532
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3436532.html
最近更新
教材專著