從Intel 8086微處理器到主頻超過3GHz的Pentium 4處理器,處理器的速度快速提高,主存與外設(shè)的訪問速度卻沒能同步地增長,而且二者之間的速度差距越來越大。作為處理器與片外存儲器或外部設(shè)備進行數(shù)據(jù)交換的唯一通路,總線接口單元直接影響著處理器的性能發(fā)揮。研究和設(shè)計高性能的總線接口單元,對于高性能微處理器的研制具有重要的意義。本課題研究的主要內(nèi)容和成果包括以下幾個方面:1.根據(jù)X微處理器的總體設(shè)計要求,定義了X微處理器的總線接口協(xié)議;2.根據(jù)定義的總線接口協(xié)議,提出了一種高性能的總線接口的結(jié)構(gòu),并進行了詳細的設(shè)計和分析,達到了設(shè)計要求;3.對總線協(xié)議進行了建模,并且以p-bus總線協(xié)議為核心建立了系統(tǒng)級驗證平臺;4.在系統(tǒng)平臺上,對總線接口單元做了全面的系統(tǒng)級驗證。結(jié)果表明,總線接口單元完全滿足X微處理器的需要。本文對總線協(xié)議的研究成果與X微處理器總線部件的實現(xiàn),對于提高我們擁有自主知識產(chǎn)權(quán)的通用微處理器的性能,具有重要的現(xiàn)實意義,對于探索下一代高性能處理器總線協(xié)議也具有較好的參考價值。X微處理器已經(jīng)投片成功,完全滿足了設(shè)計指標要求,也證明了作為其中一部分的總線接口單元的正確性... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：103 頁

【學(xué)位級別】：碩士

【部分圖文】：

X微處理器總線接口單元存儲子系統(tǒng)一直是制約處理器性能的瓶頸，總線系統(tǒng)作為存儲子系統(tǒng)中的一

增加緩沖區(qū)。通過設(shè)計錯誤檢測模塊來保證處理器的正確運行，增加可靠性。為了維持片內(nèi)Cache的連貫性，總線接口還配備了總線監(jiān)視功能設(shè)施。圖4.1為總線接口單元的總體結(jié)構(gòu)圖，這些功能單元構(gòu)成了總線接口單元的主體，承擔著內(nèi)部Cache與總線的全部接口任務(wù)。系統(tǒng)總線一l!…刃州…門靄川川州口圖4.1總線接口單元總體結(jié)構(gòu)圖4.2總線狀態(tài)機的轉(zhuǎn)換條件設(shè)計從前一章我們知道，狀態(tài)的轉(zhuǎn)換條件有4個:1、請求掛起;2、最后一個BRDY#;3、NA#有效;4、需要一個休止時鐘。在這一章將具體介紹這四個轉(zhuǎn)換條件的邏第38頁

國防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文低時，該行在片內(nèi)完成寫修改并進入E態(tài)，并啟動一個存儲寫寫直達周期更新存儲器。4)當CPU譯碼到FO指令時，啟動數(shù)據(jù)請求總線信號5)當數(shù)據(jù)Cache中的臟行需要置換時處理器發(fā)出寫回請求信號。6)當查詢周期命中數(shù)據(jù)Cache中的修改行時發(fā)出寫回請求信號。7)當內(nèi)部監(jiān)聽命中數(shù)據(jù)Cache中的修改行發(fā)出寫回請求信號。8)當FLUSH#引腳有效發(fā)出寫回請求信號。9)當執(zhí)行WBINVD指令發(fā)出寫回請求信號。

【參考文獻】：
碩士論文
[1]X處理器總線的關(guān)鍵技術(shù)研究與實現(xiàn)[D]. 張明.國防科學(xué)技術(shù)大學(xué) 2004



本文編號：3425956