針對(duì)傳統(tǒng)靜態(tài)隨機(jī)存儲(chǔ)器缺乏有效的故障注入這一技術(shù)問題,文中提出了一種基于阻抗性開路故障的隨機(jī)故障注入技術(shù)。該技術(shù)針對(duì)阻抗性開路故障的故障機(jī)理特點(diǎn)以及其故障表現(xiàn)形式,使用Perl語言提取故障節(jié)點(diǎn),在電路中隨機(jī)選取多個(gè)節(jié)點(diǎn)并注入阻值隨機(jī)電阻,使存儲(chǔ)單元電路隨機(jī)產(chǎn)生阻抗性開路故障。文中首先通過HSIM仿真驗(yàn)證了隨機(jī)故障注入技術(shù)的隨機(jī)性以及有效性,并基于該方法通過HSIM+VCS混合仿真平臺(tái)得到March C算法對(duì)阻抗性開路缺陷的故障覆蓋率為87.8%。 

【文章來源】：南京郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2020,40(04)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

固定0故障表現(xiàn)

固定1故障表現(xiàn)

阻抗性開路故障是指由于當(dāng)前制造技術(shù)或目前正在開發(fā)的制造技術(shù)中存在阻抗性開路缺陷,從而不可避免出現(xiàn)的制造故障,即電路互連內(nèi)部的連接性能下降。阻抗性開路故障是一種不完善的電路連接,可以模擬為兩個(gè)電路節(jié)點(diǎn)之間存在缺陷電阻[8]。阻抗性開路故障不會(huì)立即導(dǎo)致功能故障,但會(huì)出現(xiàn)延遲故障。阻抗開路故障在不同節(jié)點(diǎn)會(huì)有不同的表現(xiàn)形式,圖3(a)根據(jù)阻抗性開路故障的故障機(jī)理在其中一處電路節(jié)點(diǎn)處插入電阻示意圖;圖3(b)為在該處節(jié)點(diǎn)插入電阻模仿阻抗性開路故障后的仿真波形。如圖3所示,讀1寫1時(shí),輸出端Q正常跳變,控制寫操作信號(hào)波形正常跳變,讀0寫0時(shí),輸出端Q不發(fā)生跳變,一直為1,電路出現(xiàn)從1轉(zhuǎn)換到0的功能故障。2 隨機(jī)故障注入技術(shù)

【參考文獻(xiàn)】：
期刊論文
[1]基于March C+算法的SRAM BIST設(shè)計(jì)[J]. 張志超,侯立剛,吳武臣.  現(xiàn)代電子技術(shù). 2011(10)



本文編號(hào)：3423687