本文關(guān)鍵詞：基于CAMERA LINK接口的高速數(shù)據(jù)傳輸與存儲系統(tǒng)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著高速工業(yè)相機(jī)的應(yīng)用越來越廣泛,相機(jī)的分辨率和幀率也顯著提升,由此帶來的數(shù)據(jù)量的激增使得對高速相機(jī)和圖像采集卡之間的圖像數(shù)據(jù)傳輸速率以及海量數(shù)據(jù)的實(shí)時(shí)存儲的要求越來越迫切。因此,研究基于Camera Link接口的高速圖像數(shù)據(jù)傳輸與存儲系統(tǒng)具有重要的意義。Camera Link接口因?yàn)槠鋫鬏斔俣雀?傳輸距離長,成本低等優(yōu)點(diǎn)成為了目前高速相機(jī)采用的最主要的接口標(biāo)準(zhǔn)之一,它的出現(xiàn)使得相機(jī)圖像數(shù)據(jù)輸出和采集卡數(shù)據(jù)采集之間的速度得到匹配。本論文的選題正是基于Camera Link接口設(shè)計(jì)一套高速圖像數(shù)據(jù)傳輸與存儲系統(tǒng)。 本文首先詳細(xì)說明了Camera Link接口的傳輸協(xié)議內(nèi)容,該接口可以高速傳輸數(shù)據(jù)的原理以及在Camera Link接口標(biāo)準(zhǔn)中起基礎(chǔ)性作用的低壓差分信號(LVDS)技術(shù)的基本原理。與其他幾種常用相機(jī)接口進(jìn)行對比,說明了Camera Link接口的技術(shù)優(yōu)點(diǎn)和實(shí)用性。同時(shí)還對Camera Link接口的長線傳輸應(yīng)用中的誤碼率問題進(jìn)行了研究并提出了測試方法。 然后,以FPGA作為主控制芯片,設(shè)計(jì)了基于Camera Link接口的高速圖像數(shù)據(jù)傳輸與存儲系統(tǒng)的硬件邏輯程序,主要包括相機(jī)控制模塊、數(shù)據(jù)接收模塊、緩存控制模塊以及硬盤控制模塊的詳細(xì)邏輯設(shè)計(jì),同時(shí)通過仿真驗(yàn)證了邏輯的正確性。 最后,根據(jù)設(shè)計(jì)的硬件邏輯完成對該系統(tǒng)的硬件電路設(shè)計(jì),包括Camera Link接口電路、緩存電路、串口通信電路以及FPGA配置電路等。還有各部分器件的選擇及詳細(xì)參數(shù)。為工程實(shí)現(xiàn)打下基礎(chǔ)。
【關(guān)鍵詞】：數(shù)據(jù)傳輸 硬盤存儲 Camera Link接口 FPGA
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP334.7
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-21
• 1.1 課題背景及研究的目的和意義8-9
• 1.2 國內(nèi)外在該方向的研究現(xiàn)狀及分析9-19
• 1.2.1 高速相機(jī)發(fā)展現(xiàn)狀分析9-12
• 1.2.2 相機(jī)接口發(fā)展現(xiàn)狀分析12-15
• 1.2.3 高速存儲技術(shù)現(xiàn)狀分析15-19
• 1.3 論文主要內(nèi)容19-21
• 第2章 CAMERA LINK 接口技術(shù)原理21-39
• 2.1 CHANNEL LINK 接口及低壓差分信號技術(shù)21-24
• 2.1.1 低壓差分信號技術(shù)21-22
• 2.1.2 低壓差分信號技術(shù)的優(yōu)點(diǎn)22-23
• 2.1.3 CHANNEL LINK 接口23-24
• 2.2 CAMERA LINK 接口原理24-31
• 2.2.1 CAMERA LINK 基本結(jié)構(gòu)24-26
• 2.2.2 CAMERA LINK 接口相機(jī)信號26-28
• 2.2.3 CAMERA LINK 接口的連接28-30
• 2.2.4 CAMERA LINK 接口的芯片組30-31
• 2.3 CAMERA LINK 接口的長線傳輸31-38
• 2.3.1 SERDES 系統(tǒng)簡介31-32
• 2.3.2 CAMERA LINK 接口抖動(dòng)分析32-36
• 2.3.3 眼圖36-37
• 2.3.4 CAMERA LINK 接口在傳輸線上時(shí)的抖動(dòng)測試37-38
• 2.4 本章小結(jié)38-39
• 第3章 CAMERA LINK 接口的數(shù)據(jù)傳輸與存儲系統(tǒng)的功能設(shè)計(jì)39-66
• 3.1 硬件邏輯頂層設(shè)計(jì)39-41
• 3.2 相機(jī)控制模塊41-46
• 3.2.1 異步串行通信介紹41-42
• 3.2.2 相機(jī)控制模塊設(shè)計(jì)42-44
• 3.2.3 相機(jī)控制模塊驗(yàn)證44-46
• 3.3 數(shù)據(jù)接收模塊46-52
• 3.3.1 相機(jī)數(shù)據(jù)時(shí)序介紹46-47
• 3.3.2 數(shù)據(jù)接收模塊設(shè)計(jì)47-52
• 3.3.3 數(shù)據(jù)接收模塊仿真52
• 3.4 緩存控制模塊52-60
• 3.4.1 DDR2 SDRAM 芯片讀寫時(shí)序52-56
• 3.4.2 緩存芯片控制器設(shè)計(jì)56-58
• 3.4.3 緩存芯片控制的仿真58-60
• 3.5 硬盤控制模塊60-65
• 3.5.1 SATA 協(xié)議簡介60-62
• 3.5.2 硬盤控制模塊設(shè)計(jì)62-65
• 3.6 本章小結(jié)65-66
• 第4章 基于 CAMERA LINK 接口的數(shù)據(jù)傳輸與存儲系統(tǒng)的控制電路設(shè)計(jì)66-77
• 4.1 系統(tǒng)的基本組成66-67
• 4.2 CAMERA LINK 接口電路67-69
• 4.3 緩存電路69-71
• 4.4 串口通信電路71-73
• 4.5 硬盤的選擇73-74
• 4.6 FPGA 選型及外圍電路74-76
• 4.7 本章小結(jié)76-77
• 結(jié)論77-78
• 參考文獻(xiàn)78-83
• 致謝83

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 陳瑩;高雙成;;基于FPGA的LVDS接口應(yīng)用[J];電子科技;2012年01期

2 徐欣;周舟;李楠;孫兆林;;基于DDR2 SDRAM的高速大容量異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)[J];中國測試;2009年06期

  本文關(guān)鍵詞：基于CAMERA LINK接口的高速數(shù)據(jù)傳輸與存儲系統(tǒng)，，由筆耕文化傳播整理發(fā)布。

本文編號：340686