近年來數(shù)字信號處理器（DSP）經(jīng)過快速的發(fā)展,在通信、信號處理、多媒體等領域中得到廣泛的應用。隨著應用范圍的不斷擴大,對DSP性能的要求也越來越高,因此研究和設計高性能DSP就具有較大的科研和應用價值。本文以YHFT-DX+乘法部件的設計為背景,對DSP片內乘法器進行了深入的研究,并最終設計實現(xiàn)了YHFT-DX+乘法部件。在此過程中主要完成了以下工作:深入分析了YHFT-DX+乘法部件的體系結構以及功能要求,按照操作指令的類型,確立了分類處理的總體結構。按照指令操作把設計分成三個模塊分別進行設計,三條獨立的流水線分別處理三類指令,只共用指令譯碼模塊。乘法模塊中指令操作復雜,16位和32位乘法操作共存,如何同時實現(xiàn)16位和32位乘法操作并且要實現(xiàn)硬件資源復用是設計中的關鍵技術。本設計采用了快速遞歸乘法算法設計實現(xiàn)了32位乘法的操作,達到了設計目標。乘法模塊的設計中重點對乘法器的設計做了深入的研究。采用一種無毛刺的改進Booth算法改進了乘法器,設計實現(xiàn)的乘法器降低了功耗。乘法器是處于乘法模塊中的關鍵路徑上,對乘法模塊的性能有著制約作用,所以本設計全定制實現(xiàn)了乘法器。在設計中重點研究了部分... 

【文章來源】：國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】：70 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 YHFT-DX+簡介
    1.2 DSP 片內乘法器及其相關研究
    1.3 本文完成的工作
    1.4 論文的組織結構
第二章 YHFT-DX+ 乘法部件的邏輯設計與功能驗證
    2.1 乘法部件的設計
        2.1.1 乘法部件功能概述
        2.1.2 乘法部件的總體設計
        2.1.3 普通乘法模塊的設計
        2.1.4 有限域乘法器的設計
        2.1.5 邏輯操作模塊的設計
    2.2 乘法部件的功能驗證
        2.2.1 功能驗證方案
        2.2.2 功能驗證的激勵碼
        2.2.3 普通乘法模塊的驗證
        2.2.4 有限域乘法模塊的驗證
        2.2.5 邏輯操作模塊的驗證
    2.3 本章小結
第三章 YHFT-DX+乘法部件關鍵模塊的全定制設計
    3.1 低功耗乘法器的設計
        3.1.1 Booth 算法及其部分積生成
        3.1.2 有限符號位擴展
        3.1.3 部分積壓縮
        3.1.4 版圖設計
        3.1.5 設計分析
    3.2 版圖驗證
    3.3 本章小結
第四章 YHFT-DX+ 乘法部件的綜合與基于標準單元的設計
    4.1 乘法部件的綜合
        4.1.1 邏輯綜合的約束
        4.1.2 邏輯綜合的結果分析
    4.2 乘法部件基于標準單元的設計
        4.2.1 布圖規(guī)劃
        4.2.2 預布局布線
        4.2.3 時鐘樹綜合
        4.2.4 布線
        4.2.5 設計驗證
    4.3 本章小結
第五章 結束語
    5.1 論文總結
    5.2 研究展望
致謝
參考文獻
作者在學期間取得的學術成果


【參考文獻】：
期刊論文
[1]芯片版圖面積的設計優(yōu)化[J]. 張穎,潘亮.  中國集成電路. 2006(07)
[2]一種通用的有限域乘法器的設計與實現(xiàn)[J]. 沈曉強,郭陽.  中國集成電路. 2005(08)

博士論文
[1]高性能DSP關鍵電路及EDA技術研究[D]. 李振濤.國防科學技術大學 2007
[2]嵌入式異構多核處理器設計與實現(xiàn)關鍵技術研究[D]. 岳虹.國防科學技術大學 2006

碩士論文
[1]600MHz YHFT-DX算術邏輯部件設計與驗證[D]. 陳巍.國防科學技術大學 2009
[2]DSP高性能乘法部件的設計與實現(xiàn)[D]. 楊強.國防科學技術大學 2008
[3]超大規(guī)模集成電路的物理設計研究[D]. 周俊.同濟大學 2007



本文編號：3403110