近年來(lái)數(shù)字信號(hào)處理器（DSP）經(jīng)過(guò)快速的發(fā)展,在通信、信號(hào)處理、多媒體等領(lǐng)域中得到廣泛的應(yīng)用。隨著應(yīng)用范圍的不斷擴(kuò)大,對(duì)DSP性能的要求也越來(lái)越高,因此研究和設(shè)計(jì)高性能DSP就具有較大的科研和應(yīng)用價(jià)值。本文以YHFT-DX+乘法部件的設(shè)計(jì)為背景,對(duì)DSP片內(nèi)乘法器進(jìn)行了深入的研究,并最終設(shè)計(jì)實(shí)現(xiàn)了YHFT-DX+乘法部件。在此過(guò)程中主要完成了以下工作:深入分析了YHFT-DX+乘法部件的體系結(jié)構(gòu)以及功能要求,按照操作指令的類型,確立了分類處理的總體結(jié)構(gòu)。按照指令操作把設(shè)計(jì)分成三個(gè)模塊分別進(jìn)行設(shè)計(jì),三條獨(dú)立的流水線分別處理三類指令,只共用指令譯碼模塊。乘法模塊中指令操作復(fù)雜,16位和32位乘法操作共存,如何同時(shí)實(shí)現(xiàn)16位和32位乘法操作并且要實(shí)現(xiàn)硬件資源復(fù)用是設(shè)計(jì)中的關(guān)鍵技術(shù)。本設(shè)計(jì)采用了快速遞歸乘法算法設(shè)計(jì)實(shí)現(xiàn)了32位乘法的操作,達(dá)到了設(shè)計(jì)目標(biāo)。乘法模塊的設(shè)計(jì)中重點(diǎn)對(duì)乘法器的設(shè)計(jì)做了深入的研究。采用一種無(wú)毛刺的改進(jìn)Booth算法改進(jìn)了乘法器,設(shè)計(jì)實(shí)現(xiàn)的乘法器降低了功耗。乘法器是處于乘法模塊中的關(guān)鍵路徑上,對(duì)乘法模塊的性能有著制約作用,所以本設(shè)計(jì)全定制實(shí)現(xiàn)了乘法器。在設(shè)計(jì)中重點(diǎn)研究了部分... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：70 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 YHFT-DX+簡(jiǎn)介
    1.2 DSP 片內(nèi)乘法器及其相關(guān)研究
    1.3 本文完成的工作
    1.4 論文的組織結(jié)構(gòu)
第二章 YHFT-DX+ 乘法部件的邏輯設(shè)計(jì)與功能驗(yàn)證
    2.1 乘法部件的設(shè)計(jì)
        2.1.1 乘法部件功能概述
        2.1.2 乘法部件的總體設(shè)計(jì)
        2.1.3 普通乘法模塊的設(shè)計(jì)
        2.1.4 有限域乘法器的設(shè)計(jì)
        2.1.5 邏輯操作模塊的設(shè)計(jì)
    2.2 乘法部件的功能驗(yàn)證
        2.2.1 功能驗(yàn)證方案
        2.2.2 功能驗(yàn)證的激勵(lì)碼
        2.2.3 普通乘法模塊的驗(yàn)證
        2.2.4 有限域乘法模塊的驗(yàn)證
        2.2.5 邏輯操作模塊的驗(yàn)證
    2.3 本章小結(jié)
第三章 YHFT-DX+乘法部件關(guān)鍵模塊的全定制設(shè)計(jì)
    3.1 低功耗乘法器的設(shè)計(jì)
        3.1.1 Booth 算法及其部分積生成
        3.1.2 有限符號(hào)位擴(kuò)展
        3.1.3 部分積壓縮
        3.1.4 版圖設(shè)計(jì)
        3.1.5 設(shè)計(jì)分析
    3.2 版圖驗(yàn)證
    3.3 本章小結(jié)
第四章 YHFT-DX+ 乘法部件的綜合與基于標(biāo)準(zhǔn)單元的設(shè)計(jì)
    4.1 乘法部件的綜合
        4.1.1 邏輯綜合的約束
        4.1.2 邏輯綜合的結(jié)果分析
    4.2 乘法部件基于標(biāo)準(zhǔn)單元的設(shè)計(jì)
        4.2.1 布圖規(guī)劃
        4.2.2 預(yù)布局布線
        4.2.3 時(shí)鐘樹綜合
        4.2.4 布線
        4.2.5 設(shè)計(jì)驗(yàn)證
    4.3 本章小結(jié)
第五章 結(jié)束語(yǔ)
    5.1 論文總結(jié)
    5.2 研究展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果


【參考文獻(xiàn)】：
期刊論文
[1]芯片版圖面積的設(shè)計(jì)優(yōu)化[J]. 張穎,潘亮.  中國(guó)集成電路. 2006(07)
[2]一種通用的有限域乘法器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 沈曉強(qiáng),郭陽(yáng).  中國(guó)集成電路. 2005(08)

博士論文
[1]高性能DSP關(guān)鍵電路及EDA技術(shù)研究[D]. 李振濤.國(guó)防科學(xué)技術(shù)大學(xué) 2007
[2]嵌入式異構(gòu)多核處理器設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D]. 岳虹.國(guó)防科學(xué)技術(shù)大學(xué) 2006

碩士論文
[1]600MHz YHFT-DX算術(shù)邏輯部件設(shè)計(jì)與驗(yàn)證[D]. 陳巍.國(guó)防科學(xué)技術(shù)大學(xué) 2009
[2]DSP高性能乘法部件的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊強(qiáng).國(guó)防科學(xué)技術(shù)大學(xué) 2008
[3]超大規(guī)模集成電路的物理設(shè)計(jì)研究[D]. 周俊.同濟(jì)大學(xué) 2007



本文編號(hào)：3403110