Cache訪問缺失對(duì)處理器性能影響巨大。非阻塞Cache支持多個(gè)發(fā)生Cache訪問缺失請(qǐng)求并發(fā)服務(wù),這將極大地減少處理器等待訪問缺失服務(wù)的總延遲。作為衡量非阻塞Cache的重要性能指標(biāo),訪存并發(fā)度代表可被并發(fā)處理的Cache缺失個(gè)數(shù),且該指標(biāo)不易通過仿真或者解析的方式獲得。本文量化Cache缺失率對(duì)訪存并發(fā)度的影響,建立了關(guān)于訪存并發(fā)度的解析模型,它比現(xiàn)有的模型考慮的因素更為全面,并且精度更高。本文的主要工作包括兩個(gè)方面:第一,針對(duì)前人提出的基于訪存依賴關(guān)系的解析模型,分析并總結(jié)出各影響因素和訪存并發(fā)度的關(guān)系,這些影響因素包括訪存指令數(shù)、訪存關(guān)鍵路徑上含有的訪存指令數(shù)、重排序緩沖區(qū)和Miss Status Handling Registers（MSHR）容量;同時(shí),本文在gem5仿真器中復(fù)現(xiàn)基于訪存依賴關(guān)系的模型工作,觀測(cè)模型的精度并詳細(xì)分析解析模型精度不高的原因。第二,本文考慮Cache缺失率與訪存并發(fā)度的關(guān)系,建立訪存并發(fā)度解析模型。針對(duì)Cache和重排序緩沖區(qū)大小的不同組合,為了減少模型輸入的采樣次數(shù),本文深入地研究模型的輸入——指令窗口中的缺失率。與此同時(shí),本文詳細(xì)介紹了模型驗(yàn)... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

訪存并發(fā)度隨訪存指令占比變化圖

東南大學(xué)工程碩士學(xué)位論文組；縱坐標(biāo)為訪存并發(fā)度的大小，通過仿真器 gem5 全系統(tǒng)仿真獲得。從圖中可隨著重排序緩沖區(qū)的容量增大而增大，在重排序緩沖區(qū)的大小為 20~100 時(shí)，訪存。受指令本身的依賴關(guān)系的限制，變化曲線在 100 之后逐漸趨于平緩。所以，重排響訪存并發(fā)度的一個(gè)硬件因素。

第三章 基于訪存依賴關(guān)系的模型分析驗(yàn)證表訪存并發(fā)度的值。除了不同的 MSHR 容量，其他的硬件配置都是不變的，重排數(shù)據(jù) Cache 的大小和關(guān)聯(lián)數(shù)分別為 64KB 和 4，具體如圖 3-4 所示。當(dāng) mshr=1 時(shí)，存中訪存數(shù)據(jù)的 Cache 缺失請(qǐng)求數(shù)為多少，都會(huì)受到 MSHR 容量數(shù)的限制。如果條 Cache 缺失請(qǐng)求，訪存并發(fā)度最多只能為 1。當(dāng) mshr=500 時(shí)，代表訪存并發(fā)度不受時(shí)呈現(xiàn)出來的也就是程序本身的訪存并發(fā)度，本文重點(diǎn)研究程序本身的訪存并發(fā)度

【參考文獻(xiàn)】：
期刊論文
[1]存儲(chǔ)級(jí)并行與處理器微體系結(jié)構(gòu)[J]. 謝倫國(guó),劉德峰.  計(jì)算機(jī)學(xué)報(bào). 2011(04)
[2]淺析訪問局部性原理在Cache存儲(chǔ)系統(tǒng)中的作用[J]. 王恒娜.  安徽大學(xué)學(xué)報(bào)(自然科學(xué)版). 2005(01)



本文編號(hào)：3372475