本課題從研究應(yīng)用于AOS系統(tǒng)的RS（255,223）編譯碼接口卡出發(fā),深入地分析和研究了糾錯(cuò)碼原理、RS編譯碼算法與設(shè)計(jì)、PCI總線標(biāo)準(zhǔn)與設(shè)計(jì)和FPGA技術(shù)。隨著科技的發(fā)展,糾錯(cuò)碼技術(shù)在通信領(lǐng)域中起著越來(lái)越重要的作用。RS（Reed-Solomon）碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,因而被廣泛應(yīng)用于各種數(shù)據(jù)通信系統(tǒng)中,包括AOS系統(tǒng)。本課題是在深入地研究和分析國(guó)內(nèi)外近年來(lái)在RS編譯碼算法及其實(shí)現(xiàn)以及相關(guān)技術(shù)研究進(jìn)展的基礎(chǔ)上,采用FPGA的方式實(shí)現(xiàn)了符合AOS標(biāo)準(zhǔn)的RS編譯碼接口卡。PCI總線因其在數(shù)據(jù)帶寬、功耗、抗干擾性、開(kāi)放性等方面的優(yōu)良性能,使其在嵌入式計(jì)算機(jī)和工業(yè)控制計(jì)算機(jī)領(lǐng)域得到了迅速普及和廣泛應(yīng)用。對(duì)PCI總線標(biāo)準(zhǔn)做了深入地研究和分析,采用mealy狀態(tài)機(jī)的方式,實(shí)現(xiàn)了PCI總線控制器。在設(shè)計(jì)與實(shí)現(xiàn)RS（255,223）編譯碼接口卡的過(guò)程中,本課題主要進(jìn)行了以下幾個(gè)方面的工作:1、對(duì)通用的RS編譯碼算法及其相關(guān)的糾錯(cuò)碼原理進(jìn)行深入地分析和研究。2、對(duì)RS編譯碼器基本電路單元:加法模塊、乘法模塊和求逆模塊,進(jìn)行了研究,在此基礎(chǔ)上,專門對(duì)乘法模塊進(jìn)行了優(yōu)... 

【文章來(lái)源】：內(nèi)蒙古工業(yè)大學(xué)內(nèi)蒙古自治區(qū)

【文章頁(yè)數(shù)】：100 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

國(guó)外RS（255，223）編譯碼接口卡

4.1 集成開(kāi)發(fā)環(huán)境；另一個(gè)是用于仿真的 Mentor 公司的 ModelSim SE6.0 軟件。2.2.1 Quartus 4.1 集成開(kāi)發(fā)環(huán)境Quartus 4.1是Altera 公司開(kāi)發(fā)的、支持原理圖輸入和文本輸入(采用HDL)的一個(gè)集成數(shù)字電路系統(tǒng)開(kāi)發(fā)環(huán)境(如圖2.2所示)，利用該軟件的編輯、編譯、仿真、綜合、芯片編程等功能，將設(shè)計(jì)的電路圖和數(shù)字電路的描述程序轉(zhuǎn)換為基本邏輯單元下載到可編程芯片中。Quartus 4.1支持原理圖、AHDL、VHDL和Verilog HDL語(yǔ)言的文本文件，以及波與EDIF等格式的文件作為設(shè)計(jì)輸入，并支持這些文件的任意混合設(shè)計(jì)。Quartus 4.自帶的門級(jí)仿真器，可以進(jìn)行功能仿真，能夠產(chǎn)生精確的仿真結(jié)果，能夠生成供時(shí)仿真用的EDIF、VHDL和Verilog HDL三種不同風(fēng)格的網(wǎng)表文件。Quartus 4.1支持主的第三方EDA工具，如ModelSim、Synopsys、Cadence和Synplicity Mentor等。該軟件支持的器件種類很多，主要有Stratix系列、Cyclone系列、HardCopy系列、APEX系列、Mercury系列、FLEX 10系列、Excalibur系列、FLEX 6000系列和MAX系列等。

內(nèi)蒙古工業(yè)大學(xué)碩士學(xué)位論文2.2.2 ModelSim SE6.0 仿真軟件ModelSim SE6.0 是由 Mentor 公司開(kāi)發(fā)的，能夠提供強(qiáng)大的模擬仿真功能的開(kāi)件(如圖 2.3 所示)。在設(shè)計(jì)、編譯、仿真、測(cè)試、調(diào)試開(kāi)發(fā)過(guò)程中，操作起來(lái)極活，可以通過(guò)菜單、快捷鍵和命令行的方式進(jìn)行工作。ModelSim SE6.0 的一個(gè)著的特點(diǎn)就是它具有命令行的操作方式，類似于一個(gè) shell，有很多的操作指令人的感覺(jué)就像是工作在 Unix 環(huán)境下，其功能非常強(qiáng)大。ModelSim SE6.0 還具有代碼的能力，可以看出不同的代碼段消耗資源的情況，從而可以對(duì)代碼進(jìn)行改善提高其效率。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的PCI接口設(shè)計(jì)[J]. 宋克柱,楊小軍,王硯方.  電子技術(shù)應(yīng)用. 2001(09)
[2]PCI總線卡設(shè)計(jì)與實(shí)現(xiàn)的幾個(gè)關(guān)鍵問(wèn)題[J]. 方糧,尹佳斌,黃克勛.  計(jì)算機(jī)工程與科學(xué). 2001(02)
[3]RS（255,223）編碼器的實(shí)現(xiàn)[J]. 劉大海,孫輝先.  宇航學(xué)報(bào). 2000(03)
[4]流水線結(jié)構(gòu)RS（255,223）譯碼器的VLSI設(shè)計(jì)[J]. 王進(jìn)祥,張乃通,來(lái)逢昌,葉以正.  計(jì)算機(jī)研究與發(fā)展. 2000(01)
[5]20世紀(jì)的中國(guó)空間技術(shù)[J]. 宗樹(shù).  國(guó)際太空. 1999(12)
[6]RS（255,223）碼編碼器設(shè)計(jì)與CPLD實(shí)現(xiàn)[J]. 王進(jìn)祥,張乃通,葉以正.  微電子學(xué). 1999(05)
[7]GF（28）上快速乘法器及求逆器的設(shè)計(jì)[J]. 王進(jìn)祥,毛志剛,葉以正.  微電子學(xué). 1998(05)

碩士論文
[1]ATSC-8VSB接收芯片中外碼系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 夏芳.浙江大學(xué) 2002



本文編號(hào)：3358161