近年來,集成電路的工藝尺寸已經發(fā)展到5nm工藝,芯片的集成度也是不斷的提高,規(guī)模越來越大,功能更是十分豐富。然而正是由于其復雜的功能,在硬件設計時可能會存在理解上的偏差,正是由于這些可能存在的偏差,將會導致流片失敗,投入的資金付之東流,因此驗證的重要性顯而易見。然而傳統(tǒng)的驗證方法存在一些弊端,會耗費大量的資源,并且在需要進行類似驗證時,平臺往往復用性不高,需要大量的更改。UVM驗證方法學是解決這一問題的不二方法,其有著許多的優(yōu)點,例如效率高,復用性強等,使得UVM得到大規(guī)模的使用,因此,開發(fā)出一款基于UVM驗證方法學的存儲控制器驗證平臺是十分必要的。本文將項目中的基于DDR4的原始數據存儲控制器與中間數據存儲控制器作為待測設計,分析其在芯片運行時各個功能場景給出驗證點與DDR4設置參數對功能的影響,給出搭建UVM驗證平臺的設計過程與方法,并且實現用一個UVM驗證平臺同時驗證原始數據存儲控制器和中間數據存儲控制器,包括平臺中各個組件的編寫、通信方式、數據傳輸的路徑等,同時設計激勵生成器,使得激勵的生成更為簡單,僅僅通過txt文件輸入數據,可自動生成各個層次驗證時的頭文件等,例如模塊級的s... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數】：80 頁

【學位級別】：碩士

【部分圖文】：

DDR4狀態(tài)轉換如圖

第三章DDR4存儲控制器功能架構研究21MCU模塊發(fā)送一個控制信號r_RCTL2OMC_StartRun信號，PRE_PAUSE狀態(tài)則是預暫停狀態(tài)，這是在收到Pause信號或者是設置中的斷點信號時會進入此狀態(tài)，這是存儲控制器內處于暫停準備狀態(tài)，當處理完本次數據傳輸后就會停下接下來的數據傳輸，進入到PAUSE狀態(tài)，此狀態(tài)需要MCU發(fā)送來的Continue信號才會使狀態(tài)回到AL_RUN狀態(tài)，進行正常的數據傳輸功能。下圖3-5是運行控制模塊的時序圖。圖3-5運行控制模塊時序圖其中RCTL2OMC_StartRun來自MCLK時鐘域，其余均處在SCLK時鐘域。當發(fā)送RCTL2OMC_StartRun信號之后，需要等待o_ClearBeforeRun信號到來之后，o_OMC_ALRunning信號才會跳變?yōu)?，這時才會進入算法階段，算法階段收到Pause信號會等待內部懸掛的請求以及隊列里的請求全部排空后進入暫停狀態(tài)，當收到CTRL模塊發(fā)來Continue信號之后回到算法運行狀態(tài)，繼續(xù)進行算法的讀寫，這時若是運行到我們在寄存器配置階段設置好的斷點地址，那也會進入到暫停狀態(tài)，等待Continue信號來恢復運行3.2中間數據存儲控制器相較于原始數據存儲控制器，中間數據存儲控制器在運行模塊上是更為復雜，運行控制模塊的狀態(tài)數量更多，所以要遍歷的情況也更多，需要考慮的錯誤情況也更多，想要充分的驗證，必須考慮更多的情況。在圖3-1中，我們可以得知，中間數據存儲控制器數量為4，但因為其都是相同的功能，所以本文僅例化一個存儲控制器即可。3.2.1中間數據存儲控制器主要功能與性能指標根據模塊功能的詳細劃分，中間數據存儲控制器實現的功能如下：1、保存兩個算法計算模塊的第一階段處理數據，即算法計算模塊的中間結果，

第三章DDR4存儲控制器功能架構研究25MCU_STAGE其他WRITE_STAGE寫狀態(tài)ST1_W_DONE第一階段寫完成WRITE_STAGE其他ST1_W_DONE第一階段寫完成WRITE_DONE存儲控制器內部請求和隊列中全部請求為空ST1_W_DONE其他WRITE_DONE寫完成MCU_STAGEREAD_STAGE讀狀態(tài)WAIT_FOR_READ完成一次讀操作WAIT_FOR_REREADA完成所有讀操作R_PRE_PAUSERCTL發(fā)送暫停信號或存儲控制器內部發(fā)送斷點請求READ_STAGE其他WAIT_FOR_READ等待讀完成READ_DONE_ONCE第一次讀完成根據上表我們就可以清晰明了的了解各狀態(tài)的實際意義，跳轉方向及條件等，極大的方便了后期的驗證工作，不過僅有這個仍然不足以讓我們對運行模塊的功能了如指掌，我們還必須了解讀寫階段的時序圖，下圖3-9是第一階段寫狀態(tài)時序圖。圖3-9第一階段寫狀態(tài)時序圖此圖為第一階段運行過程，圖中的①②③④處可能存在多個時鐘，RCTL2MMC_WriteStartRun來自CCLK時鐘域，在⑤這個階段中，ST12MMC_WriteDone起來之前，此過程的i_DataEmpty可能會起來多次（每次保持一拍），而每次的間隔可能為16拍，即①過程，o_WstageRunning信號起來

【參考文獻】：
期刊論文
[1]中國集成電路產業(yè)現狀分析[J]. 謝宗懿.  計算機產品與流通. 2018(04)
[2]采用UVM方法學實現驗證的可重用與自動化[J]. 徐金甫,李森森.  微電子學與計算機. 2014(11)
[3]覆蓋率驅動的芯片功能驗證設計與實現[J]. 羅莉,何鴻君,竇強,徐煒遐.  計算機工程與科學. 2013(01)
[4]基于覆蓋率驅動的SoC驗證技術研究[J]. 朱車壯,陳嵐,馮燕.  微電子學與計算機. 2011(11)
[5]下一代芯片設計與驗證語言：SystemVerilog（驗證篇）[J]. 鐘文楓.  電子設計應用. 2008(12)
[6]SoC驗證環(huán)境搭建方法的研究[J]. 何偉,張多利,周萌,高明倫.  中國集成電路. 2006(08)

博士論文
[1]存儲控制系統(tǒng)性能優(yōu)化技術研究[D]. 李文.中國科學院研究生院（計算技術研究所） 2005

碩士論文
[1]基于UVM的1553B總線協議驗證平臺設計[D]. 劉魁玉.哈爾濱工業(yè)大學 2019
[2]基于UVM的車載MCU驗證平臺設計[D]. 徐文健.西安電子科技大學 2019
[3]兼容DDR3和DDR4存儲器標準的接口電路設計[D]. 劉紫璇.遼寧大學 2019
[4]一種特殊應用場景下的DDR4寫緩沖設計與驗證[D]. 汪繼友.安徽大學 2019
[5]基于UVM的FPGA代碼功能驗證技術研究[D]. 鞠志敏.哈爾濱工業(yè)大學 2018
[6]基于層次組合抽象的能源共享系統(tǒng)形式化分析與驗證[D]. 周益龍.江蘇科技大學 2018
[7]基于UVM的MC-SOC中可重用驗證平臺的設計與實現[D]. 李世超.電子科技大學 2018
[8]DDR3控制器的設計與驗證[D]. 馬志超.西安電子科技大學 2013



本文編號：3355033