近年來,集成電路的工藝尺寸已經(jīng)發(fā)展到5nm工藝,芯片的集成度也是不斷的提高,規(guī)模越來越大,功能更是十分豐富。然而正是由于其復(fù)雜的功能,在硬件設(shè)計(jì)時(shí)可能會(huì)存在理解上的偏差,正是由于這些可能存在的偏差,將會(huì)導(dǎo)致流片失敗,投入的資金付之東流,因此驗(yàn)證的重要性顯而易見。然而傳統(tǒng)的驗(yàn)證方法存在一些弊端,會(huì)耗費(fèi)大量的資源,并且在需要進(jìn)行類似驗(yàn)證時(shí),平臺(tái)往往復(fù)用性不高,需要大量的更改。UVM驗(yàn)證方法學(xué)是解決這一問題的不二方法,其有著許多的優(yōu)點(diǎn),例如效率高,復(fù)用性強(qiáng)等,使得UVM得到大規(guī)模的使用,因此,開發(fā)出一款基于UVM驗(yàn)證方法學(xué)的存儲(chǔ)控制器驗(yàn)證平臺(tái)是十分必要的。本文將項(xiàng)目中的基于DDR4的原始數(shù)據(jù)存儲(chǔ)控制器與中間數(shù)據(jù)存儲(chǔ)控制器作為待測設(shè)計(jì),分析其在芯片運(yùn)行時(shí)各個(gè)功能場景給出驗(yàn)證點(diǎn)與DDR4設(shè)置參數(shù)對功能的影響,給出搭建UVM驗(yàn)證平臺(tái)的設(shè)計(jì)過程與方法,并且實(shí)現(xiàn)用一個(gè)UVM驗(yàn)證平臺(tái)同時(shí)驗(yàn)證原始數(shù)據(jù)存儲(chǔ)控制器和中間數(shù)據(jù)存儲(chǔ)控制器,包括平臺(tái)中各個(gè)組件的編寫、通信方式、數(shù)據(jù)傳輸?shù)穆窂降?同時(shí)設(shè)計(jì)激勵(lì)生成器,使得激勵(lì)的生成更為簡單,僅僅通過txt文件輸入數(shù)據(jù),可自動(dòng)生成各個(gè)層次驗(yàn)證時(shí)的頭文件等,例如模塊級(jí)的s... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：80 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

DDR4狀態(tài)轉(zhuǎn)換如圖

第三章DDR4存儲(chǔ)控制器功能架構(gòu)研究21MCU模塊發(fā)送一個(gè)控制信號(hào)r_RCTL2OMC_StartRun信號(hào)，PRE_PAUSE狀態(tài)則是預(yù)暫停狀態(tài)，這是在收到Pause信號(hào)或者是設(shè)置中的斷點(diǎn)信號(hào)時(shí)會(huì)進(jìn)入此狀態(tài)，這是存儲(chǔ)控制器內(nèi)處于暫停準(zhǔn)備狀態(tài)，當(dāng)處理完本次數(shù)據(jù)傳輸后就會(huì)停下接下來的數(shù)據(jù)傳輸，進(jìn)入到PAUSE狀態(tài)，此狀態(tài)需要MCU發(fā)送來的Continue信號(hào)才會(huì)使?fàn)顟B(tài)回到AL_RUN狀態(tài)，進(jìn)行正常的數(shù)據(jù)傳輸功能。下圖3-5是運(yùn)行控制模塊的時(shí)序圖。圖3-5運(yùn)行控制模塊時(shí)序圖其中RCTL2OMC_StartRun來自MCLK時(shí)鐘域，其余均處在SCLK時(shí)鐘域。當(dāng)發(fā)送RCTL2OMC_StartRun信號(hào)之后，需要等待o_ClearBeforeRun信號(hào)到來之后，o_OMC_ALRunning信號(hào)才會(huì)跳變?yōu)?，這時(shí)才會(huì)進(jìn)入算法階段，算法階段收到Pause信號(hào)會(huì)等待內(nèi)部懸掛的請求以及隊(duì)列里的請求全部排空后進(jìn)入暫停狀態(tài)，當(dāng)收到CTRL模塊發(fā)來Continue信號(hào)之后回到算法運(yùn)行狀態(tài)，繼續(xù)進(jìn)行算法的讀寫，這時(shí)若是運(yùn)行到我們在寄存器配置階段設(shè)置好的斷點(diǎn)地址，那也會(huì)進(jìn)入到暫停狀態(tài)，等待Continue信號(hào)來恢復(fù)運(yùn)行3.2中間數(shù)據(jù)存儲(chǔ)控制器相較于原始數(shù)據(jù)存儲(chǔ)控制器，中間數(shù)據(jù)存儲(chǔ)控制器在運(yùn)行模塊上是更為復(fù)雜，運(yùn)行控制模塊的狀態(tài)數(shù)量更多，所以要遍歷的情況也更多，需要考慮的錯(cuò)誤情況也更多，想要充分的驗(yàn)證，必須考慮更多的情況。在圖3-1中，我們可以得知，中間數(shù)據(jù)存儲(chǔ)控制器數(shù)量為4，但因?yàn)槠涠际窍嗤墓δ�，所以本文僅例化一個(gè)存儲(chǔ)控制器即可。3.2.1中間數(shù)據(jù)存儲(chǔ)控制器主要功能與性能指標(biāo)根據(jù)模塊功能的詳細(xì)劃分，中間數(shù)據(jù)存儲(chǔ)控制器實(shí)現(xiàn)的功能如下：1、保存兩個(gè)算法計(jì)算模塊的第一階段處理數(shù)據(jù)，即算法計(jì)算模塊的中間結(jié)果，

第三章DDR4存儲(chǔ)控制器功能架構(gòu)研究25MCU_STAGE其他WRITE_STAGE寫狀態(tài)ST1_W_DONE第一階段寫完成WRITE_STAGE其他ST1_W_DONE第一階段寫完成WRITE_DONE存儲(chǔ)控制器內(nèi)部請求和隊(duì)列中全部請求為空ST1_W_DONE其他WRITE_DONE寫完成MCU_STAGEREAD_STAGE讀狀態(tài)WAIT_FOR_READ完成一次讀操作WAIT_FOR_REREADA完成所有讀操作R_PRE_PAUSERCTL發(fā)送暫停信號(hào)或存儲(chǔ)控制器內(nèi)部發(fā)送斷點(diǎn)請求READ_STAGE其他WAIT_FOR_READ等待讀完成READ_DONE_ONCE第一次讀完成根據(jù)上表我們就可以清晰明了的了解各狀態(tài)的實(shí)際意義，跳轉(zhuǎn)方向及條件等，極大的方便了后期的驗(yàn)證工作，不過僅有這個(gè)仍然不足以讓我們對運(yùn)行模塊的功能了如指掌，我們還必須了解讀寫階段的時(shí)序圖，下圖3-9是第一階段寫狀態(tài)時(shí)序圖。圖3-9第一階段寫狀態(tài)時(shí)序圖此圖為第一階段運(yùn)行過程，圖中的①②③④處可能存在多個(gè)時(shí)鐘，RCTL2MMC_WriteStartRun來自CCLK時(shí)鐘域，在⑤這個(gè)階段中，ST12MMC_WriteDone起來之前，此過程的i_DataEmpty可能會(huì)起來多次（每次保持一拍），而每次的間隔可能為16拍，即①過程，o_WstageRunning信號(hào)起來

【參考文獻(xiàn)】：
期刊論文
[1]中國集成電路產(chǎn)業(yè)現(xiàn)狀分析[J]. 謝宗懿.  計(jì)算機(jī)產(chǎn)品與流通. 2018(04)
[2]采用UVM方法學(xué)實(shí)現(xiàn)驗(yàn)證的可重用與自動(dòng)化[J]. 徐金甫,李森森.  微電子學(xué)與計(jì)算機(jī). 2014(11)
[3]覆蓋率驅(qū)動(dòng)的芯片功能驗(yàn)證設(shè)計(jì)與實(shí)現(xiàn)[J]. 羅莉,何鴻君,竇強(qiáng),徐煒遐.  計(jì)算機(jī)工程與科學(xué). 2013(01)
[4]基于覆蓋率驅(qū)動(dòng)的SoC驗(yàn)證技術(shù)研究[J]. 朱車壯,陳嵐,馮燕.  微電子學(xué)與計(jì)算機(jī). 2011(11)
[5]下一代芯片設(shè)計(jì)與驗(yàn)證語言：SystemVerilog（驗(yàn)證篇）[J]. 鐘文楓.  電子設(shè)計(jì)應(yīng)用. 2008(12)
[6]SoC驗(yàn)證環(huán)境搭建方法的研究[J]. 何偉,張多利,周萌,高明倫.  中國集成電路. 2006(08)

博士論文
[1]存儲(chǔ)控制系統(tǒng)性能優(yōu)化技術(shù)研究[D]. 李文.中國科學(xué)院研究生院（計(jì)算技術(shù)研究所） 2005

碩士論文
[1]基于UVM的1553B總線協(xié)議驗(yàn)證平臺(tái)設(shè)計(jì)[D]. 劉魁玉.哈爾濱工業(yè)大學(xué) 2019
[2]基于UVM的車載MCU驗(yàn)證平臺(tái)設(shè)計(jì)[D]. 徐文健.西安電子科技大學(xué) 2019
[3]兼容DDR3和DDR4存儲(chǔ)器標(biāo)準(zhǔn)的接口電路設(shè)計(jì)[D]. 劉紫璇.遼寧大學(xué) 2019
[4]一種特殊應(yīng)用場景下的DDR4寫緩沖設(shè)計(jì)與驗(yàn)證[D]. 汪繼友.安徽大學(xué) 2019
[5]基于UVM的FPGA代碼功能驗(yàn)證技術(shù)研究[D]. 鞠志敏.哈爾濱工業(yè)大學(xué) 2018
[6]基于層次組合抽象的能源共享系統(tǒng)形式化分析與驗(yàn)證[D]. 周益龍.江蘇科技大學(xué) 2018
[7]基于UVM的MC-SOC中可重用驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李世超.電子科技大學(xué) 2018
[8]DDR3控制器的設(shè)計(jì)與驗(yàn)證[D]. 馬志超.西安電子科技大學(xué) 2013



本文編號(hào)：3355033