ALU是DSP的核心處理單元。本文主要研究浮點(diǎn)ALU的算法、結(jié)構(gòu),并在確定算法、結(jié)構(gòu)的基礎(chǔ)上對(duì)浮點(diǎn)ALU進(jìn)行了IP化設(shè)計(jì)。第1章介紹自主開(kāi)發(fā)設(shè)計(jì)DSP芯片及建立IP庫(kù)的意義,進(jìn)而介紹在DSP芯片設(shè)計(jì)中ALU的發(fā)展情況。第2章主要介紹SMDSP的CPU體系結(jié)構(gòu)及數(shù)據(jù)格式。第3章主要介紹各種加法器的結(jié)構(gòu),以及標(biāo)準(zhǔn)浮點(diǎn)路徑的設(shè)計(jì)。并且提出了算邏分離的設(shè)計(jì)思想和FALU IP設(shè)計(jì)中的低功耗策略。第4章主要介紹SMDSP-FALU的具體結(jié)構(gòu)及IP的設(shè)計(jì)。本FALU分為兩條路徑18個(gè)模塊,分別完成邏輯和算術(shù)操作,支持106條指令。在詳細(xì)的分析了FALU的結(jié)構(gòu)以后,本章也重點(diǎn)的介紹了FALU的IP設(shè)計(jì)以及IP設(shè)計(jì)過(guò)程中的設(shè)計(jì)策略。第5章主要介紹了FALU IP的仿真與驗(yàn)證。以指令為例介紹了對(duì)代碼的功能仿真;以模塊為例介紹了對(duì)綜合后網(wǎng)表進(jìn)行的形式驗(yàn)證。 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：80 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

SMDSP-CPU結(jié)構(gòu)圖

浮點(diǎn) 32 位 ALU 研究及 IP 設(shè)計(jì)得到。和輸出信號(hào)s可以表示a,b兩表示，還需要一個(gè)權(quán)值較s高的一生了溢出。操作及其邏輯表達(dá)式如下所示；操作： =a+b 表達(dá)式

圖 3.2 不同的全加器結(jié)構(gòu)圖3.1.2 串行進(jìn)位加法器對(duì)串行進(jìn)位加法器進(jìn)一步按照進(jìn)位信號(hào)的產(chǎn)生及其傳播方法分類，又可以分為波進(jìn)位加法器和曼徹斯特進(jìn)位加法器。1）行波進(jìn)位加法器（RCA：Ripple Carry Adder）[9]用n個(gè)一位的全加器可以計(jì)算兩個(gè)n位數(shù)據(jù)的加法操作（準(zhǔn)確的說(shuō)應(yīng)是n-1 個(gè)全器和 1 個(gè)半加器，由于最低位的數(shù)據(jù)沒(méi)有進(jìn)位輸入）。這n個(gè)全加器的Cout與相鄰高的Cin相連，即在第i位的位置，操作數(shù)A和B的第i位與從前一級(jí)加法器的進(jìn)位信號(hào)用產(chǎn)生和的第i位Si，以及向下一級(jí)加法器的進(jìn)位信號(hào)Ci+1。由于進(jìn)位信號(hào)從最低有效“波狀傳遞”到最高位，因此這種加法器稱為行波進(jìn)位加法器。其對(duì)應(yīng)的算術(shù)操作邏輯表達(dá)式以及面積和延遲的復(fù)雜性度量如下所示。（1） 算術(shù)操作：2nCout+S=A+B+Cin(3-1

【參考文獻(xiàn)】：
碩士論文
[1]32位浮點(diǎn)加法器的優(yōu)化設(shè)計(jì)[D]. 高海霞.西安電子科技大學(xué) 2002



本文編號(hào)：3339090