自上世紀60年代以來,作為存儲器兩大分支之一的不揮發(fā)存儲器經(jīng)歷了有掩膜式的只讀存儲器（Mask ROM）,紫外光擦除的電可編程存儲器（UVEPROM）,電可擦寫的不揮發(fā)存儲器（EEPROM）,閃存（Flash）等等。根據(jù)市場需求的不同,大部分都還應(yīng)用在我們?nèi)粘Ｓ玫碾娮赢a(chǎn)品當中,象游戲卡,公交卡,智能卡,U盤啊等內(nèi)部都有不揮發(fā)存儲器芯片的蹤影。可靠性研究的是產(chǎn)品在正常使用情況下的壽命情況。作為產(chǎn)品質(zhì)量的重要屬性,可靠性越來越受到人們的重視。一個可靠性不好使用壽命短的產(chǎn)品是必然要被市場所淘汰。因此,除了優(yōu)化生產(chǎn)線的工藝條件外,設(shè)計人員現(xiàn)在在產(chǎn)品設(shè)計階段和版圖規(guī)劃過程中也都會考慮到避免潛在的可靠性問題從而減少損失.集成電路的總是往更高密度,更高存儲量,更快速度的方向發(fā)展。隨著先進技術(shù)的應(yīng)用,關(guān)鍵尺寸（CD）的不斷降低,隨之帶來的不斷上升的電場,漏電流等都給半導體產(chǎn)品的可靠性提出了挑戰(zhàn);隨著產(chǎn)品使用時間的推移,壽命的臨近,MOS器件的退化,閾值電壓漂移,氧化層的擊穿,跨導下降和金屬連線的疲勞等都會使芯片的功能失效從而導致整個產(chǎn)品的報廢。通常這些失效都被要求在10年,20年甚至更長以后。因此為了... 

【文章來源】：復(fù)旦大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：91 頁

【學位級別】：碩士

【部分圖文】：

存儲器功能分類圖

確定對相應(yīng)工藝條件和工藝參數(shù)的要求，并在不斷提高工藝水平和工序能力的基礎(chǔ)上，加強工藝參數(shù)的監(jiān)測和工藝過程的統(tǒng)計控制，以確保能持續(xù)地生產(chǎn)出高可靠性的Ic產(chǎn)品。如下圖3一1半導體生產(chǎn)鏈的 wafermaking部分，通常分為前段工藝(FEOL)和后段工藝(BEOL)，前段工藝要考察的主要是指氧化層的壽命，器件參數(shù)穩(wěn)定性等可靠性問題，后段工藝則主要考慮金屬連線的電遷移問題等。Desi幼W確rM砍ing CCCircuitDesignlllllMasklllllWafeTTT FFFTjBIIIII1Paekageeeee一CifeUitProbeeeMMMo血 lelllllSystemmm圖3一1:半導體生產(chǎn)鏈根據(jù)不揮發(fā)存儲器芯片相比于邏輯芯片在制造工藝當中的特殊性，其可靠性考察的方面也就相對更多，下面我們就各種不同的工藝可靠性測試進行介紹，包括測試方法，可靠性標準，失效分析和提高改善來展開，其中測試用的結(jié)構(gòu)l2v]和方法主要是參考著名的電子設(shè)備工程聯(lián)合委員會 (JEDEC:JoiniElectronic DeviceEngineeringcouncil)已經(jīng)發(fā)布了一系列關(guān)于晶圓級可靠性測試的國際標準。

圖3一3表征的是氧化層在TDDB測試過程中的隨著缺陷的累積最后崩潰的刁、意圖。AnodeAnod6Anode。龜知梅君叱每拳丫CathodeCathodeCathode圖3一3:氧化層擊穿過程柵氧化層內(nèi)部及硅一二氧化硅界面處在TDDB測試過程中發(fā)生缺陷的積累，當某一局部區(qū)域的缺陷數(shù)達到某一臨界值，觸發(fā)局部電流密度上升，即發(fā)生擊穿。通常，柵氧化層可以被認為有很多個這樣小的局部區(qū)域并聯(lián)組成，只要有一個局部區(qū)域發(fā)生擊穿，整個氧化層就發(fā)生擊穿。因此，TDDB測試的壽命數(shù)據(jù)一般用W亡ibull分布來描述。在TDDB測試中通常將樣品置于不同的溫度應(yīng)力與電壓應(yīng)力下進行恒加速測試，由于加速應(yīng)力測試要求不能改變器件的失效機理，一般假設(shè)各應(yīng)力水平下Weibull分布的形狀參數(shù)p是相等的。在得到了各應(yīng)力水平下每個樣品的壽命數(shù)據(jù)后，根據(jù)Weibull分布的參數(shù)估計方法可以得到W七ibull分布的形狀參數(shù)p和各應(yīng)力下的尺度參數(shù)。，進一步通過加速模型可以得到正常使用應(yīng)力下柵氧化層壽命分布

【參考文獻】：
期刊論文
[1]PMOSFET的NBTI效應(yīng)[J]. 李若瑜,李斌,陳平,韓靜.  半導體技術(shù). 2005(05)
[2]NBTI和HCI混合效應(yīng)對PMOSFET特性退化的影響[J]. 韓曉亮,郝躍.  西安電子科技大學學報. 2003(04)
[3]VLSI圓片級可靠性技術(shù)[J]. 章曉文,恩云飛.  電子產(chǎn)品可靠性與環(huán)境試驗. 2002(03)



本文編號：3315399