發(fā)布時(shí)間：2021-07-30 18:16

　　分頁存儲(chǔ)管理技術(shù)在微處理器中有著廣泛的運(yùn)用,它的實(shí)現(xiàn)需要軟件和硬件的支持。TLB就是在此種技術(shù)下誕生的一個(gè)邏輯功能部件,它的出現(xiàn)加快了地址的變換速度。在組成TLB的兩大功能模塊中,CAM單元是其核心,它不僅負(fù)責(zé)地址的比較,并以其結(jié)果觸發(fā)整個(gè)TLB的運(yùn)轉(zhuǎn)。所以,微處理器的設(shè)計(jì)中,TLB中CAM單元的高效設(shè)計(jì)是影響地址轉(zhuǎn)換的關(guān)鍵。另一大功能模塊是SRAM單元,本設(shè)計(jì)中的SRAM單元的邏輯結(jié)構(gòu)相比普通的SRAM結(jié)構(gòu)要復(fù)雜一些,它的讀出控制集成在了SRAM體內(nèi),而不象X微處理器的其他SRAM邏輯那樣,將讀出控制放在了SRAM區(qū)外的差分放大電路那里。本文在對TLB技術(shù)深入研究的基礎(chǔ)上,結(jié)合X微處理器的系統(tǒng)設(shè)計(jì)要求,完成了X微處理器中數(shù)據(jù)TLB模塊的電路和版圖設(shè)計(jì),并且先后進(jìn)行了單純的測試模式下的驗(yàn)證、復(fù)雜的系統(tǒng)級邏輯模擬、對版圖設(shè)計(jì)進(jìn)行的SPICE模擬,它們都保證X處理器的數(shù)據(jù)TLB在單時(shí)鐘周期內(nèi)完成命中讀寫操作,與此同時(shí)還介紹了與TLB測試時(shí)相關(guān)的測試寄存器以及起控制作用的控制寄存器。 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：67 頁

【學(xué)位級別】：碩士

【部分圖文】：

CAM區(qū)輸入電路

bypass通路

國防科學(xué)技術(shù)大學(xué)研究生院工程碩士學(xué)位論文的線網(wǎng)只能分布在布線區(qū)域中，且不能超過布線區(qū)的容量。不同線網(wǎng)的布線不能交叉以防止短路。通常情況下布線的目標(biāo)是使所有布線的連線總長最短。但對于 TLB 來說，連線總長最短不是最重要，如何減小關(guān)鍵路徑的時(shí)延，確保邏輯功能的完整實(shí)現(xiàn)才是版圖布線所要關(guān)注的問題。由于本設(shè)計(jì)版圖的特殊對稱性，總體布線也具有如下的特點(diǎn):（1）因?yàn)?TLB 是全相聯(lián)結(jié)構(gòu)，工作的時(shí)候 64 項(xiàng)線性地址全部參與比較，所以在 CAM 區(qū)，它的數(shù)據(jù)輸入線分散在每列 CAM 單元的兩旁，連接 64 個(gè) CAM 單元的輸入端，這也同樣要求了它的驅(qū)動(dòng)端要有很大的驅(qū)動(dòng)能力。RAM 區(qū)的數(shù)據(jù)輸入線是同樣的情況。（2）TLB 的版圖設(shè)計(jì)最大的特點(diǎn)是具有很強(qiáng)的對稱性，這種特殊的物理特性使得我們可以采用“對稱樹”的方法來對時(shí)鐘單元進(jìn)行布線。TLB 的布局圖中時(shí)鐘信號的布線通道主要分布在輸入輸出電路兩排陣列的周圍。這樣的安排對于減小時(shí)鐘錯(cuò)位效應(yīng)具有很好的效果，如圖 4.3 所示。

【參考文獻(xiàn)】：
期刊論文
[1]微處理器功能驗(yàn)證方法研究[J]. 郭陽,李暾,李思昆.  計(jì)算機(jī)工程與應(yīng)用. 2003(05)
[2]專用集成電路的設(shè)計(jì)驗(yàn)證方法及一種實(shí)際的通用微處理器設(shè)計(jì)的多級驗(yàn)證體系[J]. 楊文華,羅曉沛.  計(jì)算機(jī)研究與發(fā)展. 1999(06)



本文編號：3311888