隨著集成電路的不斷發(fā)展,特征尺寸在不斷縮小,工藝進(jìn)入深納米水平。在7納米的工藝中,芯片互連越來(lái)越復(fù)雜,互連線越來(lái)越細(xì),線延時(shí)成為時(shí)序分析的重要組成部分,金屬層的數(shù)量超過(guò)12層,時(shí)鐘樹(shù)結(jié)構(gòu)難以平衡,此外,串?dāng)_、IR-drop、芯片繞線擁塞以及功耗等都成為了后端設(shè)計(jì)需要面對(duì)的問(wèn)題。論文取得成果如下:1)對(duì)時(shí)鐘的類型進(jìn)行研究,通過(guò)對(duì)時(shí)鐘延遲、時(shí)鐘偏差和時(shí)鐘不確定性的研究,以及對(duì)各類時(shí)鐘樹(shù)的研究和時(shí)鐘樹(shù)綜合的相關(guān)配置,對(duì)時(shí)鐘樹(shù)綜合進(jìn)行了研究,確定了以頂層使用H-tree將時(shí)鐘輸送至子模塊,再在子模塊的M12層使用時(shí)鐘網(wǎng)格對(duì)子模塊做時(shí)鐘樹(shù)綜合的方案。2)完成了對(duì)7納米工藝下設(shè)計(jì)規(guī)則的研究。在布圖規(guī)劃的過(guò)程中,通過(guò)對(duì)宏單元之間的聯(lián)系和與端口間的聯(lián)系的研究,完成了宏單元的擺放,通過(guò)對(duì)天線效應(yīng)等制造性問(wèn)題和新元件性能的研究,完成了物理單元的擺放;通過(guò)對(duì)宏單元和標(biāo)準(zhǔn)單元的研究,完成了電源規(guī)劃。在布局規(guī)劃的過(guò)程中,先粗略擺放,再進(jìn)行了合法化,對(duì)時(shí)序和阻塞進(jìn)行優(yōu)化,再使用多次優(yōu)化的方法,對(duì)結(jié)果多次優(yōu)化,還使用多位合并工藝對(duì)功耗進(jìn)行優(yōu)化。在時(shí)鐘樹(shù)綜合的過(guò)程中,使用門(mén)控時(shí)鐘技術(shù),對(duì)時(shí)鐘的功耗進(jìn)行優(yōu)化,大幅度降低... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：77 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

017年ITF半導(dǎo)體發(fā)展藍(lán)圖

西安電子科技大學(xué)碩士學(xué)位論文22圖3.1 標(biāo)準(zhǔn)單元的電源網(wǎng)格圖3.2 宏單元的電源網(wǎng)絡(luò)3.3 布局規(guī)劃布局規(guī)劃階段主要工作就是將標(biāo)準(zhǔn)單元放在合理（legal）的位置上，并且使得路徑（path）符合時(shí)序約束和 DRC 約束。布局規(guī)劃階段主要分為兩個(gè)階段進(jìn)行：粗放布局（Coarse placement）和合法化（legalization）。

22圖3.1 標(biāo)準(zhǔn)單元的電源網(wǎng)格圖3.2 宏單元的電源網(wǎng)絡(luò)3.3 布局規(guī)劃布局規(guī)劃階段主要工作就是將標(biāo)準(zhǔn)單元放在合理（legal）的位置上，并且使得路徑（path）符合時(shí)序約束和 DRC 約束。布局規(guī)劃階段主要分為兩個(gè)階段進(jìn)行：粗放布局（Coarse placement）和合法化（legalization）。

【參考文獻(xiàn)】：
期刊論文
[1]中興“被禁”:陣痛后如何“芯生”[J]. 曹煦.  中國(guó)經(jīng)濟(jì)周刊. 2018(16)
[2]基于AOCV的低功耗標(biāo)準(zhǔn)單元設(shè)計(jì)[J]. 張振鵬,張立軍,鄭堅(jiān)斌,于躍,索超,李有忠.  電子設(shè)計(jì)工程. 2017(07)

博士論文
[1]SOC中的連線模型與面向布局布線的設(shè)計(jì)方法及時(shí)延/功耗優(yōu)化方法研究[D]. 韓曉霞.浙江大學(xué) 2005
[2]數(shù)字電路低功耗設(shè)計(jì)方法研究[D]. 吳福煒.中國(guó)科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所） 2003

碩士論文
[1]基于7nm工藝高性能圖形芯片模塊的后端設(shè)計(jì)[D]. 劉浩.西安電子科技大學(xué) 2018
[2]納米工藝ASIC物理設(shè)計(jì)的實(shí)現(xiàn)和信號(hào)完整性優(yōu)化[D]. 李虹楊.北京工業(yè)大學(xué) 2015
[3]基于SOC低功耗設(shè)計(jì)的IR drop分析[D]. 何湘君.西安電子科技大學(xué) 2015
[4]基于SMIC 65nm工藝的靜態(tài)隨機(jī)存儲(chǔ)芯片的后端設(shè)計(jì)[D]. 苑曉珊.西安電子科技大學(xué) 2015
[5]深亞微米超大規(guī)模集成電路可制造性研究與設(shè)計(jì)[D]. 王沛榮.北京工業(yè)大學(xué) 2013
[6]65nm工藝YHFT-DX共享存儲(chǔ)體物理設(shè)計(jì)[D]. 王金鐘.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[7]YHFT-DX地址計(jì)算單元和數(shù)據(jù)通路的物理設(shè)計(jì)[D]. 李小林.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[8]基于路徑的OCV分析方法研究與實(shí)現(xiàn)[D]. 劉元龍.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[9]GHz DDS SOC芯片的高速低功耗物理設(shè)計(jì)[D]. 付浪.西安電子科技大學(xué) 2013
[10]基于65nm的低功耗設(shè)計(jì)與等價(jià)性驗(yàn)證[D]. 賀京.西安電子科技大學(xué) 2013



本文編號(hào)：3309727