直接數(shù)字頻率合成（DDFS）是一種全數(shù)字化的頻率合成技術(shù),所產(chǎn)生的信號具有信號穩(wěn)定、頻率分辨率高、頻率切換速度快、相位連續(xù)以及可以產(chǎn)生任意波等諸多優(yōu)點(diǎn)。為了實(shí)現(xiàn)對DDFS的控制,論文采用了NiosⅡ軟核處理器以及SOPC技術(shù)。通過SOPC Builder工具生成NiosⅡ軟核處理器系統(tǒng),從而將NiosⅡ軟核處理器、PIO接口、JTAG UART、片上RAM、SSRAM控制器,FLASH控制器以及定時器集成在了一塊FPGA芯片上,實(shí)現(xiàn)了處理器的所有功能。通過NiosⅡ軟核處理器編寫C程序控制DDFS的頻率字來實(shí)現(xiàn)不同頻率波形的正弦波的產(chǎn)生。NiosⅡ軟核處理器提高了系統(tǒng)的集成度,有利于系統(tǒng)的小型化,降低了成本。論文提出了本系統(tǒng)所要實(shí)現(xiàn)的功能,在系統(tǒng)設(shè)計(jì)中,利用Altera公司的設(shè)計(jì)工具QuartusⅡversion 8.0的軟件編程和原理圖的設(shè)計(jì)方法,將FPGA技術(shù)和DDFS技術(shù)相結(jié)合,完成了DDFS系統(tǒng)各個模塊的設(shè)計(jì)。為了減少硬件的復(fù)雜性,降低芯片面積和功耗,提高芯片工作頻率,對于DDFS數(shù)字組件,論文對其進(jìn)行了優(yōu)化設(shè)計(jì)。采用流水線技術(shù)設(shè)計(jì)了32位相位累加器,大大提高了系統(tǒng)的工作頻率;... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【部分圖文】：

NiosⅡProcessor對話框2、定制PLL（鎖相環(huán)）模塊

圖 2-5 PIO 對話框G UARTt TestAction Group，聯(lián)合測試行動小組）是于芯片內(nèi)部測試及系統(tǒng)進(jìn)行仿真、測試。J程功能。JTAG 配置是通過 JTAG 口由外部現(xiàn) JTAG 協(xié)議功能，必須定制 JTAG UART

圖 2-5 PIO 對話框G UARTt TestAction Group，聯(lián)合測試行動小組）是于芯片內(nèi)部測試及系統(tǒng)進(jìn)行仿真、測試。程功能。JTAG 配置是通過 JTAG 口由外部現(xiàn) JTAG 協(xié)議功能，必須定制 JTAG UART

【參考文獻(xiàn)】：
期刊論文
[1]DDS原理及其應(yīng)用[J]. 倪鵬.  科技資訊. 2009(05)
[2]DDS+PLL寬帶頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 宋慶華,徐正芳.  半導(dǎo)體技術(shù). 2008(08)
[3]DDS頻譜雜散分析及其抑制研究[J]. 韓磊,吳世俊,樊祥.  電子工程師. 2008(06)
[4]現(xiàn)代DDS的研究進(jìn)展與概述[J]. 張濤,陳亮.  電子科技. 2008(03)
[5]用Verilog HDL進(jìn)行FPGA設(shè)計(jì)的原則與方法[J]. 祁曉磊,蔡學(xué)良,孫德瑋.  電子測試. 2008(03)
[6]基于FPGA和NIOS的嵌入式系統(tǒng)設(shè)計(jì)[J]. 李偉,張春暉.  大眾科技. 2008(01)
[7]離子阱質(zhì)譜儀小型化的最新研究進(jìn)展[J]. 李明,費(fèi)強(qiáng),陳煥文,金偉,姜杰,金欽漢,周建光,許曉宇.  儀器儀表學(xué)報. 2007(06)
[8]直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)[J]. 藍(lán)天,張金林.  電子技術(shù)應(yīng)用. 2007(05)
[9]一種降低DDS相位截斷誤差的方法[J]. 黃旭偉,吳玉成.  信息與電子工程. 2007(02)
[10]基于非線性逼近法的QDDFS新構(gòu)架[J]. 趙占鋒,周志權(quán),喬曉林.  電子學(xué)報. 2007(01)



本文編號：3279747