如今單純通過(guò)提高主頻來(lái)提升單核CPU芯片性能的難度急劇增加,這種狀況催生了多核架構(gòu)。雖然多核很大程度上解決了單核所面臨的困擾,但隨著核的數(shù)目增多,其依賴于總線方式的通信架構(gòu)也帶來(lái)了新的瓶頸。NoC（片上網(wǎng)絡(luò)）技術(shù)正是在這個(gè)背景下提出的,它借鑒計(jì)算機(jī)互聯(lián)網(wǎng)的特點(diǎn),為多核CPU系統(tǒng)提供了可以取代總線的全新通信架構(gòu),從根本上解決其延時(shí)、能耗與擴(kuò)展性問(wèn)題。本文首先通過(guò)對(duì)NoC各項(xiàng)關(guān)鍵技術(shù)的研究與比較,為NoC多核架構(gòu)選擇了合適的拓?fù)浣Y(jié)構(gòu),并對(duì)系統(tǒng)的交換網(wǎng)絡(luò)和資源節(jié)點(diǎn)各模塊結(jié)構(gòu)以及通信協(xié)議模型進(jìn)行了設(shè)計(jì);其次,在經(jīng)典XY路由算法的基礎(chǔ)上改進(jìn)出一種具備擁塞應(yīng)對(duì)機(jī)制和容錯(cuò)能力的路由算法并驗(yàn)證了改進(jìn)效果;最終在Altera FPGA硬件平臺(tái)上搭建了一個(gè)基于2D-Mesh拓?fù)浣Y(jié)構(gòu)的4×4 NoC同構(gòu)多核處理器系統(tǒng)（16個(gè)資源節(jié)點(diǎn)均為結(jié)構(gòu)相同的NiosⅡ單核SOPC）并完成了系統(tǒng)的性能測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明:該16核NoC系統(tǒng)滿足實(shí)現(xiàn)節(jié)點(diǎn)間數(shù)據(jù)傳輸與處理的要求,包含3個(gè)52bits微片的數(shù)據(jù)包在片上的傳輸速率可達(dá)214.4kPackets/s。 

【文章來(lái)源】：長(zhǎng)春理工大學(xué)吉林省

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景及意義
        1.1.1 單核到多核的發(fā)展
        1.1.2 多核處理器遇到的技術(shù)瓶頸
        1.1.3 NoC（片上網(wǎng)絡(luò)）技術(shù)
    1.2 國(guó)內(nèi)外相關(guān)領(lǐng)域研究現(xiàn)狀
        1.2.1 多核處理器的國(guó)際研究現(xiàn)狀
        1.2.2 NoC的國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文內(nèi)容安排
第二章 片上網(wǎng)絡(luò)相關(guān)理論
    2.1 片上網(wǎng)絡(luò)基本概念
    2.2 片上網(wǎng)絡(luò)主要關(guān)鍵技術(shù)
        2.2.1 片上網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)
        2.2.2 路由算法
        2.2.3 片上網(wǎng)絡(luò)的包交換技術(shù)
    2.3 流控制技術(shù)
    2.4 本章小結(jié)
第三章 NoC多核系統(tǒng)體系架構(gòu)設(shè)計(jì)
    3.1 NoC多核處理器系統(tǒng)平臺(tái)架構(gòu)概述
    3.2 NoC拓?fù)浣Y(jié)構(gòu)交換節(jié)點(diǎn)設(shè)計(jì)
        3.2.1 交換節(jié)點(diǎn)結(jié)構(gòu)設(shè)計(jì)
        3.2.2 交換節(jié)點(diǎn)的邏輯分流設(shè)計(jì)
    3.3 NoC拓?fù)浣Y(jié)構(gòu)資源節(jié)點(diǎn)設(shè)計(jì)
        3.3.1 資源網(wǎng)絡(luò)接口
        3.3.2 IP核處理器
        3.3.3 片上通訊總線
        3.3.4 IP核處理器的存儲(chǔ)器及外設(shè)
    3.4 片上網(wǎng)絡(luò)的通信協(xié)議
    3.5 本章總結(jié)
第四章 NoC多核架構(gòu)的路由算法設(shè)計(jì)
    4.1 算法設(shè)計(jì)原理與思路
        4.1.1 算法設(shè)計(jì)中的相關(guān)定義
        4.1.2 算法設(shè)計(jì)思路
    4.2 可感知與控制擁塞的偏轉(zhuǎn)容錯(cuò)路由算法實(shí)現(xiàn)描述
    4.3 算法仿真及結(jié)果分析
        4.3.1 設(shè)置仿真環(huán)境
        4.3.2 試驗(yàn)方法
        4.3.3 仿真結(jié)果分析與性能比較
    4.4 本章總結(jié)
第五章 基于NoC的多核處理器系統(tǒng)硬件實(shí)現(xiàn)
    5.1 開(kāi)發(fā)環(huán)境
        5.1.1 硬件平臺(tái)
        5.1.2 軟件平臺(tái)
    5.2 NoC交換網(wǎng)絡(luò)搭建
        5.2.1 節(jié)點(diǎn)FIFO緩存模塊設(shè)計(jì)
        5.2.2 路由單元設(shè)計(jì)
        5.2.3 仲裁單元設(shè)計(jì)
        5.2.4 交換開(kāi)關(guān)設(shè)計(jì)
        5.2.5 NoC交換網(wǎng)絡(luò)的連接
    5.3 資源節(jié)點(diǎn)的設(shè)計(jì)與實(shí)現(xiàn)
        5.3.1 資源網(wǎng)絡(luò)接口實(shí)現(xiàn)
        5.3.2 NiosⅡ軟核處理器介紹
        5.3.3 Avalon總線介紹
        5.3.4 NiosⅡ單核SOPC生成
    5.4 資源節(jié)點(diǎn)與NoC交換網(wǎng)絡(luò)的掛接
        5.4.1 資源網(wǎng)絡(luò)接口的信號(hào)分配
        5.4.2 Avalon總線時(shí)序設(shè)定
    5.5 系統(tǒng)測(cè)試及結(jié)果分析
        5.5.1 試驗(yàn)設(shè)置
        5.5.2 試驗(yàn)結(jié)果分析
    5.6 本章總結(jié)
第六章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 工作展望
參考文獻(xiàn)
致謝


【參考文獻(xiàn)】：
期刊論文
[1]多核結(jié)構(gòu)片上網(wǎng)絡(luò)性能-能耗分析及優(yōu)化方法[J]. 張帥,宋風(fēng)龍,王棟,劉志勇,范東睿.  計(jì)算機(jī)學(xué)報(bào). 2013(05)
[2]基于雙端口RNI的容錯(cuò)NoC架構(gòu)[J]. 歐陽(yáng)一鳴,胡春雷,梁華國(guó),謝濤.  計(jì)算機(jī)工程. 2012(13)
[3]片上網(wǎng)絡(luò)互連拓?fù)渚C述[J]. 王煒,喬林,湯志忠.  計(jì)算機(jī)科學(xué). 2011(10)
[4]uc/os的smp擴(kuò)展及其在nios ii多核處理器上的實(shí)現(xiàn)[J]. 葉東崗,葛曉宏,黃紅武.  機(jī)電技術(shù). 2010(05)
[5]基于自適應(yīng)算法的NoC路由單元的系統(tǒng)級(jí)設(shè)計(jì)[J]. 萬(wàn)玉鵬,吳寧.  微電子學(xué)與計(jì)算機(jī). 2010(05)
[6]一種基于自適應(yīng)蟻群系統(tǒng)的傳感器網(wǎng)絡(luò)QoS路由算法[J]. 王寅,尚鳳軍,任東海.  傳感技術(shù)學(xué)報(bào). 2010(02)
[7]Nios II多核系統(tǒng)緩存一致性解決方案[J]. 鄭安兵,程小輝.  微計(jì)算機(jī)信息. 2009(02)
[8]基于FPGA NiosⅡ的信號(hào)發(fā)生器設(shè)計(jì)[J]. 王宏軍,王航宇.  國(guó)外電子元器件. 2008(10)
[9]基于SOPC的Nios Ⅱ與液晶模塊接口及程序設(shè)計(jì)[J]. 侯長(zhǎng)宏,袁慧梅.  液晶與顯示. 2008(03)
[10]NiosⅡ多處理器系統(tǒng)方案設(shè)計(jì)[J]. 王衛(wèi)源,戴紫彬,錢育蓉.  微計(jì)算機(jī)信息. 2007(20)

博士論文
[1]片上網(wǎng)絡(luò)低功耗設(shè)計(jì)方法研究[D]. 周芳.南京航空航天大學(xué) 2015
[2]基于QoS保證的2D-mesh片上網(wǎng)絡(luò)延時(shí)評(píng)價(jià)與性能優(yōu)化研究[D]. 李洋.吉林大學(xué) 2015
[3]提高多核處理器片上Cache利用率的關(guān)鍵技術(shù)研究[D]. 孫蓀.中國(guó)科學(xué)技術(shù)大學(xué) 2015
[4]高性能片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D]. 張劍賢.西安電子科技大學(xué) 2012

碩士論文
[1]片上網(wǎng)絡(luò)路由算法的設(shè)計(jì)與性能評(píng)估[D]. 高滔.東南大學(xué) 2015
[2]片上網(wǎng)絡(luò)若干關(guān)鍵技術(shù)的研究[D]. 劉招山.廈門大學(xué) 2014
[3]2D-MESH及其變型的幾個(gè)性質(zhì)研究[D]. 胥大成.蘇州大學(xué) 2013
[4]基于片上網(wǎng)絡(luò)的多核處理器的研究與實(shí)現(xiàn)[D]. 賀江.電子科技大學(xué) 2013
[5]NoC多核處理器FPGA開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)[D]. 黃曉林.南京大學(xué) 2012
[6]2D MESH片上網(wǎng)絡(luò)容錯(cuò)路由算法研究[D]. 潘震宇.中南大學(xué) 2011
[7]片上網(wǎng)絡(luò)（NoC）的關(guān)鍵技術(shù)研究及FPGA驗(yàn)證[D]. 董光普.電子科技大學(xué) 2011
[8]基于Nios Ⅱ軟核的多內(nèi)核系統(tǒng)設(shè)計(jì)[D]. 雷敬楹.西安電子科技大學(xué) 2011
[9]一種NOC路由架構(gòu)設(shè)計(jì)與分析[D]. 任澤坤.西安電子科技大學(xué) 2011
[10]NIOS Ⅱ多核通信及在神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)中的應(yīng)用研究[D]. 程丹.東北師范大學(xué) 2010



本文編號(hào)：3265811