存儲(chǔ)器是數(shù)字信號(hào)處理器的關(guān)鍵部件。本文是一款支持超哈佛結(jié)構(gòu)16位數(shù)字信號(hào)處理器（mDSP）設(shè)計(jì)項(xiàng)目的一部分,主要工作為該款DSP設(shè)計(jì)存儲(chǔ)器系統(tǒng),該存儲(chǔ)器系統(tǒng)包括ROM、雙存取SRAM、SDRAM三種存儲(chǔ)介質(zhì)和相應(yīng)的存儲(chǔ)器控制器。具體內(nèi)容包括:首先,針對(duì)超哈佛總線結(jié)構(gòu)數(shù)據(jù)吞吐量大的特點(diǎn)設(shè)計(jì)了一個(gè)控制電路,使異步單端口SRAM實(shí)現(xiàn)單周期雙存取功能,成為雙存取SRAM。雙存取SRAM不僅可以滿足超哈佛結(jié)構(gòu)對(duì)存儲(chǔ)帶寬的需求,而且面積和功耗與單端口SRAM相差不大,即雙存取SRAM以較小的面積和功耗代價(jià)換來性能的大幅度提升。其次,在現(xiàn)有的ROM和SDRAM、成功實(shí)現(xiàn)的雙存取SRAM基礎(chǔ)上設(shè)計(jì)了三個(gè)存儲(chǔ)器控制器,使處理器通過總線可以高效訪問ROM、雙存取SRAM和SDRAM。本文根據(jù)所連接的存儲(chǔ)介質(zhì)的不同特點(diǎn)對(duì)存儲(chǔ)器控制器進(jìn)行針對(duì)性的設(shè)計(jì)并且給出了控制器內(nèi)部模塊的詳細(xì)說明。最后,搭建了一個(gè)混合仿真環(huán)境,對(duì)整個(gè)雙存取SRAM進(jìn)行仿真,并且給出了單端口SRAM、雙端口SRAM和雙存取SRAM在面積和功耗上的比較結(jié)果,另外對(duì)三個(gè)存儲(chǔ)器控制器分別進(jìn)行仿真,證明控制器的設(shè)計(jì)行之有效,整個(gè)存儲(chǔ)器系統(tǒng)與mDSP... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：79 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

單端口SRAM存儲(chǔ)單元Fig.3-1Memoryunitofsingle-portSRAM

上海交通大學(xué)碩士學(xué)位論文進(jìn)行充電或放電。也有一些單端口 SRAM 為了防止高低電平影響處于同一位線的單元中的數(shù)據(jù)，寫操兩條位線都是高電平，保證不會(huì)改寫單元中的數(shù)據(jù) 采用后一種設(shè)計(jì)。 SRAM 有兩套雙向 I/O 總線，允許兩個(gè) CPU 同時(shí)個(gè)端口上完全獨(dú)立的時(shí)鐘域，使用范圍相當(dāng)廣泛[13寫、兩次讀操作和兩次寫操作。但是，雙端口 SRA面積。圖 3-2 是一般的采用 8 個(gè)晶體管的雙端口 SR 采用的 6 管存儲(chǔ)單元多兩個(gè)門管和一套位線，由于的版圖面積比 6 管存儲(chǔ)單元大很多。

上海交通大學(xué)碩士學(xué)位論文2n個(gè)反相器sram_a1_pre2sram_a1_c3圖 3-7 靈敏放大器使能信號(hào)產(chǎn)生電路Fig.3-7 Genetating circuit of sense amplier enable signal3.6 控制電路仿真在 Cadence 公司的 Virtuoso 工具下完成了控制電路的設(shè)計(jì)后，驗(yàn)證整個(gè)控制電路的時(shí)序功能。圖 3-8 和 3-9 給出了譯碼器使能信號(hào)產(chǎn)生電路的仿真波形，圖 3-10給出了靈敏放大器使能信號(hào)產(chǎn)生電路的仿真波形，仿真結(jié)果與前面的分析相符。


本文編號(hào)：3250175