為實(shí)現(xiàn)Artix-7系列采集平臺(tái)存儲(chǔ)速率的實(shí)時(shí)切換,提出了一種具有獨(dú)立配置接口的eMMC陣列控制器。用戶利用配置接口不僅可以提高存儲(chǔ)控制邏輯的設(shè)計(jì)效率,還可以實(shí)現(xiàn)基于多種工作頻率和陣列操控方式的備用方案,相比于其他同類(lèi)控制器,集成可靠性更高,應(yīng)用靈活性更強(qiáng)。首先介紹了eMMC 5.1協(xié)議中開(kāi)放終點(diǎn)多塊寫(xiě)、預(yù)設(shè)塊數(shù)多塊讀以及數(shù)據(jù)擦除的操作原理和技術(shù)關(guān)鍵點(diǎn),然后介紹了總體設(shè)計(jì)和主要模塊的控制流程,最后利用自主設(shè)計(jì)的測(cè)試模塊在硬件平臺(tái)上完成速率切換功能測(cè)試和讀寫(xiě)速率性能測(cè)試。測(cè)試結(jié)果表明,在200 MHz工作頻率下控制器可長(zhǎng)時(shí)間穩(wěn)定工作,實(shí)現(xiàn)了200 MB/s與800 MB/s之間的速率切換,每片eMMC的最高讀寫(xiě)速率可達(dá)到200 MB/s。 

【文章來(lái)源】：數(shù)據(jù)采集與處理. 2020,35(04)北大核心CSCD

【文章頁(yè)數(shù)】：10 頁(yè)

【部分圖文】：

多塊寫(xiě)停止時(shí)序圖

eMMC讀操作可分為預(yù)定塊數(shù)多塊讀和開(kāi)放終點(diǎn)多塊讀，其中預(yù)定塊數(shù)多塊讀的操作原理是當(dāng)數(shù)據(jù)傳輸量達(dá)到預(yù)定塊數(shù)時(shí)傳輸自動(dòng)停止[11]，其操作時(shí)序如圖2所示。在eMMC陣列多塊讀過(guò)程中更需要關(guān)注對(duì)讀出數(shù)據(jù)的處理，為了檢驗(yàn)eMMC與FPGA之間數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，本文在數(shù)據(jù)接收模塊中加入了CRC16校驗(yàn)?zāi)K，對(duì)從eMMC讀出的數(shù)據(jù)進(jìn)行實(shí)時(shí)校驗(yàn)，及時(shí)發(fā)現(xiàn)傳輸異常，當(dāng)數(shù)據(jù)發(fā)生錯(cuò)誤時(shí)其他主控模塊可以嘗試重新讀取或者數(shù)據(jù)舍棄等其他控制操作。當(dāng)并行讀取數(shù)據(jù)時(shí)，不同eMMC芯片之間由于存在性能差異，通常會(huì)導(dǎo)致讀出的數(shù)據(jù)無(wú)法直接對(duì)齊。最有效的處理方法是借助DDR3對(duì)數(shù)據(jù)預(yù)先緩存，然后調(diào)整eMMC讀操作長(zhǎng)度，使得eMMC陣列讀速率與DDR3寫(xiě)速率達(dá)到匹配。為了使得控制器可以不依賴于DDR3，本文采用逐片操控方式實(shí)現(xiàn)eMMC陣列的預(yù)設(shè)塊數(shù)多塊讀，相比于并行操控速率較低，在DDR3出現(xiàn)異常時(shí)可作為一種數(shù)據(jù)導(dǎo)出的備用方案。1.3 數(shù)據(jù)擦除

本文所設(shè)計(jì)的eMMC陣列控制器以eMMC 5.1協(xié)議為基礎(chǔ)，實(shí)現(xiàn)了多種靈活的配置方式，內(nèi)部結(jié)構(gòu)如圖3所示。用戶利用軟復(fù)位使能可以實(shí)現(xiàn)eMMC陣列的復(fù)位操作，在復(fù)位時(shí)還可以利用工作頻率設(shè)定接口和多片操作模式接口重新選擇eMMC陣列的工作頻率和陣列操控方式。此外，用戶還可利用操作首地址、操作長(zhǎng)度以及操作類(lèi)型等3種配置接口實(shí)現(xiàn)eMMC陣列的單塊讀寫(xiě)，預(yù)定塊數(shù)多塊讀寫(xiě)以及開(kāi)放終點(diǎn)多塊讀寫(xiě)，如果需要數(shù)據(jù)擦除還需要配置操作尾地址。為了提高實(shí)際使用效率，本文將單片eMMC的控制邏輯封裝于eMMC控制模塊，有利于用戶根據(jù)實(shí)際eMMC的使用數(shù)量修改eMMC控制模塊的實(shí)例化數(shù)量，圖3展示了應(yīng)用于4片eMMC的配置情況。本文還將陣列控制邏輯封裝于eMMC陣列管理模塊，一方面處理來(lái)自其他主控模塊的操作參數(shù)，明確操作任務(wù)后直接控制每個(gè)eMMC控制模塊。另一方面，其他主控模塊可通過(guò)讀取工作狀態(tài)來(lái)實(shí)時(shí)監(jiān)測(cè)eMMC陣列的工作狀態(tài)，有利于及時(shí)處理異常情況，保證eMMC陣列控制器在長(zhǎng)時(shí)間工作過(guò)程中始終處于可控狀態(tài)。3 eMMC陣列管理模塊

【參考文獻(xiàn)】：
期刊論文
[1]基于高速eMMC陣列的視頻存儲(chǔ)系統(tǒng)設(shè)計(jì)[J]. 丁紅暉,馬游春,張衡,顧澤凌,楊明遠(yuǎn),吳正洋.  儀表技術(shù)與傳感器. 2019(01)
[2]基于FPGA的HS400模式eMMC控制器設(shè)計(jì)與實(shí)現(xiàn)[J]. 張煜,陳微,吳利舟,肖儂.  計(jì)算機(jī)工程與科學(xué). 2018(06)
[3]FPGA的eMMC嵌入式陣列存儲(chǔ)系統(tǒng)設(shè)計(jì)[J]. 周珍龍,顧彤,王紅兵.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2016(04)
[4]半導(dǎo)體市場(chǎng)今年迎向高規(guī)格之爭(zhēng)[J]. 季建平.  半導(dǎo)體信息. 2015(01)

碩士論文
[1]基于eMMC陣列的高速固態(tài)存儲(chǔ)器的研究與設(shè)計(jì)[D]. 侯天喜.中北大學(xué) 2018
[2]eMMC主機(jī)控制器設(shè)計(jì)與研究[D]. 盧騰輝.華南理工大學(xué) 2018
[3]基于eMMC陣列的高速大容量存儲(chǔ)與傳輸系統(tǒng)[D]. 姜俊宏.南京理工大學(xué) 2018
[4]基于eMMC的星載大容量存儲(chǔ)關(guān)鍵技術(shù)研究[D]. 李攀.哈爾濱工業(yè)大學(xué) 2017
[5]基于eMMC陣列的高速圖像采集與存儲(chǔ)系統(tǒng)設(shè)計(jì)[D]. 吳正洋.中北大學(xué) 2017
[6]eMMC控制器關(guān)鍵模塊技術(shù)研究[D]. 黃維沛.華南理工大學(xué) 2016
[7]基于FPGA的新型彈載存儲(chǔ)器設(shè)計(jì)[D]. 陸曉瑜.西安電子科技大學(xué) 2015
[8]基于FPGA的高速eMMC陣列控制器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 張耀軍.西安電子科技大學(xué) 2015
[9]基于eMMC的高速大容量存儲(chǔ)卡研制[D]. 劉寶文.哈爾濱工業(yè)大學(xué) 2015
[10]NAND Flash主機(jī)接口控制器技術(shù)研究[D]. 鄭帥.華南理工大學(xué) 2015



本文編號(hào)：3244626