數(shù)字信號處理器是一種新型的結構特殊的單片微計算機,特別適用于數(shù)字濾波、高保真的視頻、圖象和語音處理中,并以其強大的處理能力和高度的靈活性迎合了信號處理任務對實時性和精確性的要求,因而獲得了較大發(fā)展。國內在DSP設計方面的研究仍然處于起步階段。本文針對16位高速DSP開展工作,完成了其中外圍模塊部分的研究與設計,著重對增強型同步串口ESSP（Enhanced Synchronous Serial Port）進行研究。論文的主要工作及創(chuàng)新如下:1.本文從16位定點DSP出發(fā),討論了其外設電路的特點,然后具體地闡述了所參與課題的研究情況。2.重點論述了增強型同步串口的設計與仿真。在研究現(xiàn)有的串口結構后,對ESSP中主要電路進行了優(yōu)化,設計出了高性能的發(fā)送/接收電路。仿真結果表明:增強型同步串口（ESSP）能夠高速、可靠的收/發(fā)數(shù)據(jù)。3.為了能穩(wěn)定地提取同步信號而實現(xiàn)同步,文章提出了一種新的設計方法:并行同步技術,可將串行數(shù)據(jù)轉換為并行,降低了數(shù)據(jù)率,從而有效地提高了電路的性能。4.對ESSP的工作方式進行了詳細的分析并探討了其設計及實現(xiàn)方式,并用Verilog-XL對各個功能模塊進行了仿真驗... 

【文章來源】：江南大學江蘇省 211工程院校 教育部直屬院校

【文章頁數(shù)】：60 頁

【學位級別】：碩士

【部分圖文】：

－1F206的內部功能框圖

圖 2－2 總線結構6 采用各自分開的地址總線分別用于數(shù)據(jù)讀（DRAB）和數(shù)據(jù)寫（DWAB）。因此 在同一機器周期內進行讀和寫。各自獨立的程序空間和數(shù)據(jù)空間允許 CPU 同指令和數(shù)據(jù)。例如，在數(shù)據(jù)相乘時，先前的乘積可以與累加器相加，與此同

圖 2－3 CPU 的輸入比例、中央算術邏輯和乘法部分框圖移位器的位 15－0 接收 16 位輸入，其來源有兩種：據(jù)讀總線（DRDB），該輸入值來自指令操作數(shù)據(jù)所引用的數(shù)據(jù)存儲單元。序讀總線（PRDB），該輸入是指令操作數(shù)給出的常數(shù)值。

【參考文獻】：
期刊論文
[1]狀態(tài)機與多時鐘體系結構的異同[J]. 張溯,胡永華,高明倫.  微電子學與計算機. 2001(03)
[2]數(shù)字信號處理器的SPI串行接口設計[J]. 郎巖梅,張軍,徐巖,趙軍.  哈爾濱理工大學學報. 2001(02)
[3]ASIC硬件仿真技術[J]. 孫緒紅,陳書明,曾獻君,陳吉華.  計算機工程與科學. 2000(05)
[4]數(shù)字系統(tǒng)高層次設計技術及其發(fā)展[J]. 陶仁基,葉晨.  系統(tǒng)工程與電子技術. 1999(09)
[5]DSP應用的結構和發(fā)展方向[J]. 許偉.  電子技術應用. 1999(03)



本文編號：3229119