數(shù)字信號處理是一種將現(xiàn)實中的真實信號轉(zhuǎn)換為計算機可以處理的信息并且進行處理的過程。比如人們說話的聲音,這就是一個連續(xù)信號,除此之外�，F(xiàn)實生活中還有很多此類信號,比如光信號、壓力信號以及溫度等等,而數(shù)字信號處理器（DSP）就是基于此發(fā)展出來的,經(jīng)過這些年的逐漸發(fā)展,DSP的工作頻率逐漸提高,處理能力不斷加強,3G時代的到來更是推動了DSP處理能力的進一步提高。而未來軟件無線電技術(shù)的發(fā)展,將對DSP的性能能力提出更高的要求。目前的FPGA發(fā)展迅猛,并且在一些以前未曾占領(lǐng)的領(lǐng)域也發(fā)揮了越來越重要的作用,所以對于FPGA的性能和能力提出了更高的要求,很多高級的FPGA內(nèi)部已經(jīng)集成了硬件DSP的IP,用于處理需要處理的數(shù)字信號運算。本設(shè)計就是基于FPGA的內(nèi)部硬件DSP IP,可以方便用戶調(diào)用此DSP完成必要的功能。本文將對此DSP的設(shè)計做詳細的介紹。在該硬件DSP中,采用了多級的流水線,內(nèi)部采用高速的乘累加結(jié)構(gòu),其中包括兩個改進型BOOTH乘法器。在對設(shè)計的驗證方面,采用的是分層次驗證的策略,分別采用Modelsim進行仿真并且運用Altera的FPGA開發(fā)板進行了驗證,最后采用synopsy... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：66 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 數(shù)字信號處理單元的研究背景
    1.2 研究數(shù)字信號處理單元的目標和意義
第二章 數(shù)字信號處理單元的基本原理與應(yīng)用
    2.1 利用FPGA 實現(xiàn)數(shù)字信號處理的基本原理
        2.1.1 FPGA 與DSP 的比較
        2.1.2 數(shù)字信號處理算法的實現(xiàn)方式
    2.2 IC 設(shè)計中的IP 設(shè)計方法
        2.2.1 SOC 設(shè)計的核心技術(shù)
        2.2.2 IP 核設(shè)計方法及流程
        2.2.3 IP 核電路設(shè)計方法
第三章 數(shù)字信號處理單元的結(jié)構(gòu)研究與設(shè)計
    3.1 數(shù)字信號處理單元的架構(gòu)和功能
    3.2 數(shù)字信號處理單元的子模塊劃分
        3.2.1 輸入端口
        3.2.2 條件控制端口邏輯模塊
        3.2.3 乘法器模塊
        3.2.4 模式選擇邏輯模塊
        3.2.5 進位輸入邏輯模塊
        3.2.6 模式檢測邏輯模塊
        3.2.7 自動復(fù)位邏輯模塊
    3.3 頂層模塊設(shè)計
第四章 基4 BOOTH 乘法器的原理與設(shè)計
    4.1 乘法器的算法與編碼
        4.1.1 Baugh_Wooly 算法
        4.1.2 Booth 編碼
        4.1.3 二階（基4）Booth 編碼
    4.2 壓縮器陣列結(jié)構(gòu)設(shè)計
    4.3 加法器
        4.3.1 全加器
        4.3.2 行波進位加法器
        4.3.3 超前進位加法器
第五章 數(shù)字信號處理單元的仿真綜合與驗證
    5.1 數(shù)字信號處理單元的仿真
        5.1.1 基本功能仿真
        5.1.2 擴展功能仿真
        5.1.3 高級數(shù)學(xué)應(yīng)用功能仿真
    5.2 數(shù)字信號處理單元功能的FPGA 驗證
    5.3 數(shù)字信號處理單元功能的數(shù)字后端設(shè)計
第六章 結(jié)論
致謝
參考文獻
攻碩期間取得的研究成果



本文編號：3221593