現(xiàn)代IC設計中，隨著設計規(guī)模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結(jié)合起來。在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術(shù)和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex^TM-4系列XC4VLX60器件，制定了FPGA驗證策略。根據(jù)64位CPU設計的特點，分析和研究了FPGA驗證平臺建立中所遇到的問題：RTL代碼的分割和轉(zhuǎn)換，F(xiàn)PGA實現(xiàn)中的問題和最后的調(diào)試。通過選取合適的器件和工具，根據(jù)所定制的驗證策略實現(xiàn)了基于FPGA的64位CPU驗證環(huán)境，并利用所建立的驗證環(huán)境對CPU進行驗證，包括用ChipScope進行信號追蹤、基于串口的調(diào)試機制及用Perl實現(xiàn)驗證的自動化處理。最后對目前論文工作進行了總結(jié)，得出了一些FPGA驗證工作的初步認識。并提出了下一步工作的方向。 

【文章來源】：同濟大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：86 頁

【學位級別】：碩士

【部分圖文】：

FPGA驗證策略

第二章64位CPU的FPGA驗證環(huán)境建立和Certify解決方案緊密聯(lián)系的還有Synplieity的HDLAnalyst公用程序。這個工具會自動產(chǎn)生與技術(shù)無關(guān)的高級分層模塊示意圖以及在綜合之后對應的門級原理圖。Certify和HDLAnalyst應用程序支持HDL源代碼和模塊級及門級原理圖之間的完全雙向交互探測，從而使設計人員能夠快速瀏覽設計，盡快確定所需要信號和邏輯功能的位置。下圖3.1所示為構(gòu)成原型板的FPGA。這些虛擬元件中的每一個都有兩個相關(guān)“溫度計型”的顯示器:一個顯示刀0的利用情況，另一個顯示器件的面積/資源利用率。Certify軟件能夠根據(jù)相關(guān)1/0和邏輯資源以及FPGA和FPGA之間路由資源的情況，進行自動引腳分配，并利用它先進的快速劃分技術(shù)(QPT)自動實現(xiàn)首過(first一Pass)劃分。用戶也可以選擇交互式劃分(通過簡單地把代碼模塊拖動到不同的FPGA上來完成)，或者也可以混合使用上述兩種技術(shù)。降光穿蓄乏霖才禁公飯誣猛森石一翩氣

速運行;存儲的數(shù)據(jù)可以用作對復雜邏輯或代碼進行后處理分析:能夠邏輯組合觸發(fā)、序列觸發(fā)來精確定位系統(tǒng)的運行情況，定位故障點;可以將所需要的信息顯示，而不是雜亂的二進制代碼流。邏輯分析儀的原理如圖3.6，以TektronixLA為例:


本文編號：3217455