近幾年來,隨著INTERNET的迅猛發(fā)展,人們對(duì)帶寬的需求呈指數(shù)增長,高速網(wǎng)絡(luò)設(shè)備之間的光互連需要更高的帶寬和更低的成本,而高性價(jià)比的甚短距離（Very Short Reach,VSR）光傳輸技術(shù)是解決短距離（300米）光互連的優(yōu)選方案。在OC-192速率等級(jí)（10Gb/s）以及OC-768速率等級(jí)（40Gb/s）上,光互連論壇制定了一系列的VSR光傳輸應(yīng)用協(xié)議,其中VSR4-01.0、VSR4-03.0和VSR5-01.0協(xié)議中的數(shù)據(jù)轉(zhuǎn)換芯片是本文的主要研究對(duì)象。在對(duì)現(xiàn)有SDH幀對(duì)齊電路性能分析的基礎(chǔ)上,提出了一種創(chuàng)新的基于二進(jìn)制搜索（Binary Search）的幀對(duì)齊方法。仿真與測(cè)試結(jié)果均顯示,該電路在相同數(shù)據(jù)位寬條件下,性能明顯優(yōu)于現(xiàn)有幀對(duì)齊電路,已申請(qǐng)國家發(fā)明專利。通過對(duì)系統(tǒng)糾錯(cuò)性能的分析,提出了一種字節(jié)糾錯(cuò)方法。分析指出,該方法可以充分利用系統(tǒng)結(jié)構(gòu),大幅提高系統(tǒng)糾錯(cuò)能力。在VSR4-01電路的基礎(chǔ)上,設(shè)計(jì)了VSR4-03.0數(shù)據(jù)轉(zhuǎn)換芯片,在對(duì)整個(gè)設(shè)計(jì)進(jìn)行充分仿真驗(yàn)證的基礎(chǔ)上,采用Stratix GX系列FPGA設(shè)計(jì)了系統(tǒng)測(cè)試與驗(yàn)證硬件平臺(tái),經(jīng)SDH測(cè)試儀單板環(huán)回測(cè)試與點(diǎn)對(duì)點(diǎn)... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：96 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

采用PowerPCB設(shè)計(jì)的電路版圖

圖 4.1 OC-192 幀對(duì)齊模塊功能圖同步電路模塊組成見圖 4.2[4]。OC-192 幀同步電路的前一部分主要是幀對(duì)齊模是實(shí)現(xiàn)幀保護(hù)的比較器和計(jì)數(shù)器以及狀態(tài)控制電路，用于實(shí)現(xiàn)幀同步狀態(tài)機(jī)。取決于比較器與計(jì)數(shù)器的參數(shù)設(shè)定。Fr幀同步狀態(tài)機(jī)數(shù)據(jù)輸出幀計(jì)數(shù)器OC-192幀對(duì)齊模塊保護(hù)比較器搜捕比較器數(shù)據(jù)輸入啟動(dòng)對(duì)齊圖 4.2 OC-192 幀同步電路

比較電路單元計(jì)數(shù)器單元162 3CLKB0K0二分查找單元CLK6464通道選擇單元CLKQ63-Q064B0 C1D63-D0D31E15F7G3H1I0D31E15G3H1I0F7D63-D04 515K0圖 4.9 電路原理圖輸入的數(shù)據(jù)經(jīng)寄存器 10 寄存后，同下一個(gè)周期的數(shù)據(jù)進(jìn)行異或，異或結(jié)果送入比較器2, 并將全 0 結(jié)果送入計(jì)數(shù)單元進(jìn)行計(jì)數(shù)，如果全 0 的結(jié)果超過 8 個(gè)周期，則證明已經(jīng)找到了幀同步碼字段，則下面一旦出現(xiàn)不為 0 的結(jié)果，表示就是幀同步碼字的交界處。此時(shí)寄存器16 將該周期的數(shù)據(jù)鎖存，用以判斷幀對(duì)齊的位置。鎖存后，數(shù)據(jù)送至 Binary Search 單元，Binary Search 單元在 6 周期內(nèi)輸出查找結(jié)果，同時(shí)通道選擇單元根據(jù) Binary Search 單元的數(shù)據(jù)進(jìn)行通道選擇。最后輸出的數(shù)據(jù)就是對(duì)齊的 OC-192 幀數(shù)據(jù)。Binary Search 模塊實(shí)現(xiàn) Binary Search 的功能。由于異或結(jié)果不為 0 的部分沒有超過連續(xù)的兩位是 0 的數(shù)，故每次查找所用比較器只需兩位。第一步判斷異或鎖存結(jié)果的中間 79 和80 位是否全 0，如果不是，表示所找數(shù)據(jù)在 159－80 位間，否則就在 79－0 位間，因此第一級(jí) MUX 根據(jù)比較結(jié)果選擇 39 位作為下一級(jí)的數(shù)據(jù)，同時(shí)產(chǎn)生通道選擇的第一位信號(hào)。依此類推，最后 8 位控制信號(hào)全部產(chǎn)生。

【參考文獻(xiàn)】：
碩士論文
[1]高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 張廣維.華中科技大學(xué) 2017
[2]用于十二通道并行光發(fā)射模塊的VCSEL制備工藝研究[D]. 單少杰.長春理工大學(xué) 2014



本文編號(hào)：3211290