信息網(wǎng)絡的飛速發(fā)展,要求有高性能網(wǎng)絡設備的支持;而高性能的網(wǎng)絡設備要求高的處理器性能。為滿足這種需求,處理器的設計需要引入創(chuàng)新的架構(gòu)思想。多核多線程是目前提高處理器性能的最有前途的技術(shù)之一。多核技術(shù)在體系結(jié)構(gòu)、軟件模型、核間通信技術(shù)、操作系統(tǒng)設計、安全性設計等諸多方面存在巨大挑戰(zhàn),同時也存在巨大的潛能。本文結(jié)合當今主流的基于MIPS核的RMI XLR系列多核多線程網(wǎng)絡處理器,介紹了多核多線程處理器的基本特點,重點探討了多核多線程環(huán)境下軟件系統(tǒng)的架構(gòu)問題。本文的主要工作和貢獻如下:1.重點研究了多核多線程處理器技術(shù),對目前情況下多核多線程環(huán)境的軟件系統(tǒng)進行了介紹,分析了非對稱多處理、對稱多處理和混合多處理這三種架構(gòu)模式的優(yōu)缺點。2.根據(jù)所用硬件平臺,實現(xiàn)了多核多線程環(huán)境下的軟件系統(tǒng),著重針對網(wǎng)絡通信應用領域進行了設計,對整個系統(tǒng)啟動運行流程進行設計,主要完成如下三部分工作:Bootloader的設計與實現(xiàn),Linux系統(tǒng)的移植和VxWorks BSP的移植。3.針對系統(tǒng)性能出現(xiàn)瓶頸的部分,本文對該系統(tǒng)間的同步及通信機制進行了分析,并提出了改進意見。 

【文章來源】：北京郵電大學北京市 211工程院校 教育部直屬院校

【文章頁數(shù)】：60 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
    1.2 選題的意義與價值
    1.3 論文的主要工作
    1.4 論文組織
    1.5 本章小結(jié)
第二章 MIPS多核多線程處理器系統(tǒng)分析
    2.1 多核多線程處理器系統(tǒng)簡介
    2.2 硬件平臺概況
        2.2.1 RMI XLR732處理器
        2.2.2 硬件平臺系統(tǒng)設計框圖
    2.3 XLR處理器的多核與多線程結(jié)構(gòu)
        2.3.1 多核與多線程技術(shù)分析
        2.3.2 XLR處理器的多核與多線程結(jié)構(gòu)
    2.4 XLR處理器體系結(jié)構(gòu)
        2.4.1 虛擬地址空間分配
        2.4.2 虛擬地址與物理地址轉(zhuǎn)換
        2.4.3 協(xié)處理器0(CP0)
        2.4.4 協(xié)處理器2(CP2)
        2.4.5 異常和中斷理論分析
        2.4.6 虛擬 MIPS模式
    2.5 本章小結(jié)
第三章 多核多線程處理器環(huán)境下軟件系統(tǒng)的分析與設計
    3.1 多核環(huán)境下的軟件系統(tǒng)架構(gòu)
        3.1.1 非對稱多處理(Asymmetric multiprocessing, AMP)
        3.1.2 對稱多處理(Symmetric multiprocessing, SMP)
        3.1.3 混合多處理(Bound multiprocessing, BMP)
    3.2 開發(fā)平臺的軟件系統(tǒng)設計
    3.3 本章小結(jié)
第四章 多核多線程處理器環(huán)境下軟件系統(tǒng)的實現(xiàn)
    4.1 軟件系統(tǒng)組成
        4.1.1 Bootloader
        4.1.2 Linux
        4.1.3 VxWorks
    4.2 AMP架構(gòu)軟件系統(tǒng)
        4.2.1 AMP架構(gòu)系統(tǒng)啟動流程
        4.2.2 TLB映射
        4.2.3 物理地址映射
    4.3 系統(tǒng)間同步及通信機制
        4.3.1 自旋鎖實現(xiàn)與改進
        4.3.2 消息管理機制
    4.4 本章小結(jié)
第五章 論文總結(jié)
    5.1 總結(jié)
    5.2 下一步工作
致謝
參考文獻
發(fā)表學術(shù)論文目錄



本文編號：3207572