RISC技術(shù)自上世紀(jì)80年代中期被提出以來得到了迅速的發(fā)展,特別是在嵌入式領(lǐng)域,幾乎當(dāng)今業(yè)界所有的嵌入式微處理器以及絕大部分工作站和服務(wù)器廠商都采用RISC體系結(jié)構(gòu)的微處理器。進(jìn)入二十一世紀(jì),隨著SOPC技術(shù)的出現(xiàn),研究具有高通用性和靈活性的嵌入式微處理器IP核又引起人們極大的興趣,并得到了非常廣泛的應(yīng)用。因此,本文研究一種基于FPGA硬件平臺(tái)的RISC體系結(jié)構(gòu)微處理器IP核是具有著較大的實(shí)際應(yīng)用價(jià)值。本文從分析單周期處理器微結(jié)構(gòu)入手,首先設(shè)計(jì)出一個(gè)擁有經(jīng)典五級(jí)流水線的微處理器,在此五級(jí)流水線的基礎(chǔ)上更深層次的分析流水線中的關(guān)鍵路徑,找出影響主頻性能的瓶頸。然后對(duì)經(jīng)典五級(jí)流水線結(jié)構(gòu)進(jìn)行重新劃分,提出一種擁有八級(jí)流水線的微處理器優(yōu)化方案,并對(duì)設(shè)計(jì)中由于增加流水線級(jí)數(shù)而引入的流水線控制冒險(xiǎn)問題,給出了一種流水線結(jié)構(gòu)的動(dòng)態(tài)分支預(yù)測(cè)器的解決方法:將分支預(yù)測(cè)器的各個(gè)邏輯組件相對(duì)平均的分配到各級(jí)流水線之中,利用動(dòng)態(tài)分支預(yù)測(cè)器來解決控制冒險(xiǎn)問題,降低微處理器的CPI,提高微處理器對(duì)指令的吞吐率,同時(shí)又不會(huì)使流水線出現(xiàn)局部邏輯擁堵降低微處理器的主頻。相對(duì)于使用插入氣泡或者采用靜態(tài)分支預(yù)測(cè)器,本文中提出... 

【文章來源】：南京航空航天大學(xué)江蘇省 211工程院校

【文章頁數(shù)】：88 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究目的及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的主要工作
    1.4 論文章節(jié)安排
第二章 微處理器體系結(jié)構(gòu)與指令系統(tǒng)
    2.1 現(xiàn)代微處理器體系結(jié)構(gòu)簡(jiǎn)述
        2.1.1 馮·諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)點(diǎn)
        2.1.2 CISC 指令結(jié)構(gòu)與RISC 指令結(jié)構(gòu)
    2.2 MIPS 指令系統(tǒng)
        2.2.1 R 型指令
        2.2.2 I 型指令
        2.2.3 J 型指令
        2.2.4 尋址方式
    2.3 本設(shè)計(jì)中所實(shí)現(xiàn)的指令
        2.3.1 ALU 運(yùn)算指令
        2.3.2 轉(zhuǎn)移與跳轉(zhuǎn)指令
        2.3.3 存儲(chǔ)器訪問指令
    2.4 本章小結(jié)
第三章 微體系結(jié)構(gòu)設(shè)計(jì)
    3.1 處理器數(shù)據(jù)通路
        3.1.1 處理器控制單元
        3.1.2 處理器算術(shù)邏輯單元
    3.2 單周期結(jié)構(gòu)
        3.2.1 單周期處理器的性能
    3.3 流水線結(jié)構(gòu)
        3.3.1 流水線概述
        3.3.2 經(jīng)典五級(jí)流水線方案
        3.3.3 六級(jí)流水線結(jié)構(gòu)優(yōu)化方案
        3.3.4 八級(jí)流水線結(jié)構(gòu)優(yōu)化方案
        3.3.5 流水線冒險(xiǎn)以及處理方案
        3.3.6 動(dòng)態(tài)分支預(yù)測(cè)器設(shè)計(jì)
        3.3.7 流水線性能分析
    3.4 本章小結(jié)
第四章 仿真、綜合與硬件驗(yàn)證
    4.1 關(guān)鍵組件的綜合
        4.1.1 取指單元
        4.1.2 控制單元
        4.1.3 ALU 單元
        4.1.3 數(shù)據(jù)存儲(chǔ)器
        4.1.4 數(shù)據(jù)冒險(xiǎn)控制單元
        4.1.5 動(dòng)態(tài)分支預(yù)測(cè)器
    4.2 功能仿真
    4.3 系統(tǒng)綜合
    4.4 上板測(cè)試
    4.5 本章小結(jié)
第五章 總結(jié)與展望
參考文獻(xiàn)
致謝
在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文
附錄


【參考文獻(xiàn)】：
期刊論文
[1]一種靜態(tài)和動(dòng)態(tài)分支預(yù)測(cè)的組合方法研究[J]. 姜瑞凱,汪永威.  科學(xué)技術(shù)與工程. 2009(08)
[2]32位RISC微處理器中分支預(yù)測(cè)器的硬件實(shí)現(xiàn)[J]. 汪永威,樊曉椏,黃小平.  計(jì)算機(jī)應(yīng)用研究. 2009(02)
[3]一種基于FPGA的CPU設(shè)計(jì)[J]. 王本有,蘇守寶,汪德如.  計(jì)算機(jī)技術(shù)與發(fā)展. 2008(06)
[4]32位嵌入式RISC處理器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張英武,袁國(guó)順.  微電子學(xué)與計(jì)算機(jī). 2008(06)
[5]基于FPGA流水線RISC微處理器的設(shè)計(jì)[J]. 黃旺華,李振坤,劉怡俊,黃靜怡.  微計(jì)算機(jī)信息. 2008(14)
[6]32位RISC微處理器FPGA驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[J]. 于海,樊曉椏,張盛兵.  計(jì)算機(jī)工程與應(yīng)用. 2007(05)
[7]嵌入式CPU軟核綜述[J]. 孫愷,王田苗,魏洪興,陳友東.  計(jì)算機(jī)工程. 2006(07)
[8]基于FPGA的RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 李強(qiáng),潘明,許勇.  廣西科學(xué)院學(xué)報(bào). 2005(04)
[9]基于FPGA的32位整數(shù)微處理器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 馮海濤,王永綱,石江濤,顏天信,王硯方.  小型微型計(jì)算機(jī)系統(tǒng). 2005(06)
[10]64位RISC微處理器的結(jié)構(gòu)設(shè)計(jì)[J]. 江艷,廉殿斌,李勇.  微電子學(xué)與計(jì)算機(jī). 2005(04)



本文編號(hào)：3206072