異構(gòu)多核DSP互連通信機(jī)制Qlink的研究與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-05-20 20:43
多核SoC綜合利用了多處理器的數(shù)據(jù)并行處理能力以及SoC的高度集成能力,在當(dāng)前高性能嵌入式系統(tǒng)中獲得廣泛應(yīng)用。在多核體系結(jié)構(gòu)中,高效的通信機(jī)制是多核處理器獲得高性能的重要保障。QDSP是一款研制中的異構(gòu)多核芯片,內(nèi)含四個(gè)YHFT-DSP/800內(nèi)核和一個(gè)32位RISC核。在該多核芯片中設(shè)計(jì)了一種靈活的層次化互連通信結(jié)構(gòu):通過CrossBar結(jié)構(gòu)實(shí)現(xiàn)了片內(nèi)4個(gè)DSP核的星形互連,通過掛接在CrossBar上的PCI-E高速鏈路實(shí)現(xiàn)了與其他QDSP芯片的片間互連。首先,本文針對(duì)該互連通信結(jié)構(gòu),設(shè)計(jì)了基于報(bào)文的互連通信協(xié)議Qlink,它支持片內(nèi)、片間讀寫事務(wù),其中片內(nèi)寫允許多播傳輸,片間讀寫支持源路由和XY維序路由。為了支持Qlink互連通信協(xié)議,本文設(shè)計(jì)實(shí)現(xiàn)了DSP核間的互連通信接口link。link接口驅(qū)董DSP核內(nèi)的EDMA與核間的CrossBar實(shí)現(xiàn)了片內(nèi)和片間的批量數(shù)據(jù)傳輸。link接口的數(shù)據(jù)位寬為16位,包含全雙工的發(fā)送器和接收器,發(fā)送器和接收器中均設(shè)有FIFO結(jié)構(gòu)的緩沖器以平滑數(shù)據(jù)傳輸。為了實(shí)現(xiàn)對(duì)讀事務(wù)的非阻塞處理,在link接口中設(shè)計(jì)了一個(gè)深度為4的讀事務(wù)匹配動(dòng)態(tài)鏈表。為便于...
【文章來源】:國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】:89 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 課題研究背景
1.1.1 單核DSP的研究現(xiàn)狀
1.1.2 項(xiàng)目背景:異構(gòu)多核QDSP
1.2 多核SOC的發(fā)展現(xiàn)狀
1.3 多核SOC通信技術(shù)
1.3.1 總線共享Cache方式
1.3.2 片上總線
1.3.3 片上網(wǎng)絡(luò)
1.4 本文研究的主要內(nèi)容、目的及意義
1.5 本文的結(jié)構(gòu)
第二章 異構(gòu)多核DSP通信機(jī)制Qlink概述
2.1 Qlink通信機(jī)制設(shè)計(jì)思想和總體結(jié)構(gòu)
2.1.1 設(shè)計(jì)思想
2.1.2 總體結(jié)構(gòu)
2.2 拓?fù)浣Y(jié)構(gòu)和路由策略
2.2.1 拓?fù)浣Y(jié)構(gòu)
2.2.2 路由策略
2.3 交換技術(shù)
2.4 報(bào)文協(xié)議
2.4.1 本地報(bào)文格式
2.4.2 配置報(bào)文格式
2.4.3 全局報(bào)文格式
2.5 通信接口link
2.6 Crossbar
2.7 全局鏈路
2.7.1 Qlink-PCI-E協(xié)議轉(zhuǎn)換橋
2.7.2 PCI-E協(xié)議
2.8 Qlink通信庫函數(shù)
2.9 小結(jié)
第三章 通信接口link的設(shè)計(jì)
3.1 通信接口link工作原理
3.1.1 link模塊的接口信號(hào)
3.1.2 Crossbar交叉開關(guān)設(shè)計(jì)簡述
3.1.3 Qlink事務(wù)的數(shù)據(jù)流
3.1.4 與EDMA的交互
3.2 link總體結(jié)構(gòu)
3.3 link發(fā)送器的設(shè)計(jì)
3.3.1 發(fā)送狀態(tài)機(jī)以及事務(wù)發(fā)送步驟
3.3.2 發(fā)送器事務(wù)通路
3.3.3 報(bào)文頭組裝
3.3.4 報(bào)文數(shù)據(jù)通路
3.4 link接收器的設(shè)計(jì)
3.4.1 接收狀態(tài)機(jī)以及事務(wù)接收步驟
3.4.2 報(bào)文頭解析
3.4.3 讀返回事務(wù)同未完成讀的匹配
3.4.4 接收器Ack_Out拉低的時(shí)機(jī)
3.5 收發(fā)時(shí)序
3.6 link編程接口的設(shè)計(jì)
3.6.1 link接口的工作寄存器
3.6.2 link接口的易用性設(shè)計(jì)
3.6.3 EDMA工作方式
3.6.4 查詢工作方式
3.6.5 中斷工作方式
3.7 小結(jié)
第四章 Qlink片內(nèi)和片間互連通信模塊的驗(yàn)證
4.1 驗(yàn)證方案
4.1.1 驗(yàn)證方法
4.1.2 驗(yàn)證步驟
4.1.3 偽DSP
4.2 link接口模塊級(jí)驗(yàn)證
4.3 link、EDMA、QPB和PCI-E聯(lián)合驗(yàn)證
4.3.1 link接口的覆蓋率統(tǒng)計(jì)與分析
4.3.2 配置事務(wù)和全局事務(wù)的測試
4.3.3 link、QPB和CrossBar三者交互的測試
4.4 link部件全芯片驗(yàn)證
4.4.1 測試平臺(tái)
4.4.2 測試綱要
4.5 二維FFT程序驗(yàn)證
4.5.1 單SOC上二維FFT程序驗(yàn)證
4.5.2 4SOC上二維FFT程序驗(yàn)證
4.6 小結(jié)
第五章 Qlink片內(nèi)通信模擬器
5.1 模擬器概述
5.1.1 芯片設(shè)計(jì)與模擬器
5.1.2 模擬器設(shè)計(jì)方法
5.2 Qlink片內(nèi)通信模擬器的設(shè)計(jì)
5.2.1 總體結(jié)構(gòu)
5.2.2 link發(fā)送器的模擬
5.2.3 link接收器的模擬
5.2.4 CrossBar的模擬
5.3 異構(gòu)多核QDSP模擬器介紹
5.4 小結(jié)
第六章 link的性能分析與改進(jìn)
6.1 性能與帶寬分析
6.1.1 第一組統(tǒng)計(jì):數(shù)據(jù)源和目的都是片外SDRAM
6.1.2 第二組統(tǒng)計(jì):數(shù)據(jù)源和目的都是片內(nèi)SRAM
6.1.3 link接口的設(shè)計(jì)參數(shù)分析
6.1.4 如何高效使用link
6.1.5 結(jié)論
6.2 模擬器上的二維FFT程序性能分析
6.3 對(duì)通信接口link的兩點(diǎn)改進(jìn)
6.3.1 異步互連——Alink
6.3.2 雙核互連——Dlink
6.4 小結(jié)
第七章 結(jié)束語
7.1 論文總結(jié)
7.2 工作展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果
【參考文獻(xiàn)】:
期刊論文
[1]“銀河飛騰”高性能數(shù)字信號(hào)處理器研究進(jìn)展[J]. 陳書明,李振濤,萬江華,胡定磊,郭陽,汪東,扈嘯,孫書為. 計(jì)算機(jī)研究與發(fā)展. 2006(06)
[2]CRS-1運(yùn)營商路由系統(tǒng)構(gòu)建下一代IP網(wǎng)絡(luò)[J]. 電信科學(xué). 2005(06)
[3]基于Gray碼的異步FIFO接口技術(shù)及其應(yīng)用[J]. 汪東,馬劍武,陳書明. 計(jì)算機(jī)工程與科學(xué). 2005(01)
博士論文
[1]多核SoC片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D]. 劉祥遠(yuǎn).國防科學(xué)技術(shù)大學(xué) 2007
[2]基于超長指令字處理器的同時(shí)多線程關(guān)鍵技術(shù)研究[D]. 萬江華.國防科學(xué)技術(shù)大學(xué) 2006
本文編號(hào):3198403
【文章來源】:國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】:89 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第一章 緒論
1.1 課題研究背景
1.1.1 單核DSP的研究現(xiàn)狀
1.1.2 項(xiàng)目背景:異構(gòu)多核QDSP
1.2 多核SOC的發(fā)展現(xiàn)狀
1.3 多核SOC通信技術(shù)
1.3.1 總線共享Cache方式
1.3.2 片上總線
1.3.3 片上網(wǎng)絡(luò)
1.4 本文研究的主要內(nèi)容、目的及意義
1.5 本文的結(jié)構(gòu)
第二章 異構(gòu)多核DSP通信機(jī)制Qlink概述
2.1 Qlink通信機(jī)制設(shè)計(jì)思想和總體結(jié)構(gòu)
2.1.1 設(shè)計(jì)思想
2.1.2 總體結(jié)構(gòu)
2.2 拓?fù)浣Y(jié)構(gòu)和路由策略
2.2.1 拓?fù)浣Y(jié)構(gòu)
2.2.2 路由策略
2.3 交換技術(shù)
2.4 報(bào)文協(xié)議
2.4.1 本地報(bào)文格式
2.4.2 配置報(bào)文格式
2.4.3 全局報(bào)文格式
2.5 通信接口link
2.6 Crossbar
2.7 全局鏈路
2.7.1 Qlink-PCI-E協(xié)議轉(zhuǎn)換橋
2.7.2 PCI-E協(xié)議
2.8 Qlink通信庫函數(shù)
2.9 小結(jié)
第三章 通信接口link的設(shè)計(jì)
3.1 通信接口link工作原理
3.1.1 link模塊的接口信號(hào)
3.1.2 Crossbar交叉開關(guān)設(shè)計(jì)簡述
3.1.3 Qlink事務(wù)的數(shù)據(jù)流
3.1.4 與EDMA的交互
3.2 link總體結(jié)構(gòu)
3.3 link發(fā)送器的設(shè)計(jì)
3.3.1 發(fā)送狀態(tài)機(jī)以及事務(wù)發(fā)送步驟
3.3.2 發(fā)送器事務(wù)通路
3.3.3 報(bào)文頭組裝
3.3.4 報(bào)文數(shù)據(jù)通路
3.4 link接收器的設(shè)計(jì)
3.4.1 接收狀態(tài)機(jī)以及事務(wù)接收步驟
3.4.2 報(bào)文頭解析
3.4.3 讀返回事務(wù)同未完成讀的匹配
3.4.4 接收器Ack_Out拉低的時(shí)機(jī)
3.5 收發(fā)時(shí)序
3.6 link編程接口的設(shè)計(jì)
3.6.1 link接口的工作寄存器
3.6.2 link接口的易用性設(shè)計(jì)
3.6.3 EDMA工作方式
3.6.4 查詢工作方式
3.6.5 中斷工作方式
3.7 小結(jié)
第四章 Qlink片內(nèi)和片間互連通信模塊的驗(yàn)證
4.1 驗(yàn)證方案
4.1.1 驗(yàn)證方法
4.1.2 驗(yàn)證步驟
4.1.3 偽DSP
4.2 link接口模塊級(jí)驗(yàn)證
4.3 link、EDMA、QPB和PCI-E聯(lián)合驗(yàn)證
4.3.1 link接口的覆蓋率統(tǒng)計(jì)與分析
4.3.2 配置事務(wù)和全局事務(wù)的測試
4.3.3 link、QPB和CrossBar三者交互的測試
4.4 link部件全芯片驗(yàn)證
4.4.1 測試平臺(tái)
4.4.2 測試綱要
4.5 二維FFT程序驗(yàn)證
4.5.1 單SOC上二維FFT程序驗(yàn)證
4.5.2 4SOC上二維FFT程序驗(yàn)證
4.6 小結(jié)
第五章 Qlink片內(nèi)通信模擬器
5.1 模擬器概述
5.1.1 芯片設(shè)計(jì)與模擬器
5.1.2 模擬器設(shè)計(jì)方法
5.2 Qlink片內(nèi)通信模擬器的設(shè)計(jì)
5.2.1 總體結(jié)構(gòu)
5.2.2 link發(fā)送器的模擬
5.2.3 link接收器的模擬
5.2.4 CrossBar的模擬
5.3 異構(gòu)多核QDSP模擬器介紹
5.4 小結(jié)
第六章 link的性能分析與改進(jìn)
6.1 性能與帶寬分析
6.1.1 第一組統(tǒng)計(jì):數(shù)據(jù)源和目的都是片外SDRAM
6.1.2 第二組統(tǒng)計(jì):數(shù)據(jù)源和目的都是片內(nèi)SRAM
6.1.3 link接口的設(shè)計(jì)參數(shù)分析
6.1.4 如何高效使用link
6.1.5 結(jié)論
6.2 模擬器上的二維FFT程序性能分析
6.3 對(duì)通信接口link的兩點(diǎn)改進(jìn)
6.3.1 異步互連——Alink
6.3.2 雙核互連——Dlink
6.4 小結(jié)
第七章 結(jié)束語
7.1 論文總結(jié)
7.2 工作展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果
【參考文獻(xiàn)】:
期刊論文
[1]“銀河飛騰”高性能數(shù)字信號(hào)處理器研究進(jìn)展[J]. 陳書明,李振濤,萬江華,胡定磊,郭陽,汪東,扈嘯,孫書為. 計(jì)算機(jī)研究與發(fā)展. 2006(06)
[2]CRS-1運(yùn)營商路由系統(tǒng)構(gòu)建下一代IP網(wǎng)絡(luò)[J]. 電信科學(xué). 2005(06)
[3]基于Gray碼的異步FIFO接口技術(shù)及其應(yīng)用[J]. 汪東,馬劍武,陳書明. 計(jì)算機(jī)工程與科學(xué). 2005(01)
博士論文
[1]多核SoC片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D]. 劉祥遠(yuǎn).國防科學(xué)技術(shù)大學(xué) 2007
[2]基于超長指令字處理器的同時(shí)多線程關(guān)鍵技術(shù)研究[D]. 萬江華.國防科學(xué)技術(shù)大學(xué) 2006
本文編號(hào):3198403
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3198403.html
最近更新
教材專著