發(fā)布時間：2021-05-16 17:19

　　傳統(tǒng)的處理器架構(gòu)雖然具有較高的靈活性,但是難以滿足多樣性應(yīng)用日益提高的效能需求。專用集成電路具有較快的執(zhí)行速度和較低的功耗,但是缺乏足夠的靈活性,無法滿足層出不窮、不斷演進(jìn)的新型應(yīng)用需求�？芍貥�(gòu)結(jié)構(gòu)結(jié)合了生產(chǎn)標(biāo)準(zhǔn)化與應(yīng)用定制化、計算高效性與編程靈活性的特點,是未來體系結(jié)構(gòu)的發(fā)展方向。后摩爾時代工藝的線延遲已經(jīng)遠(yuǎn)遠(yuǎn)超過門延遲,成為限制芯片工作頻率進(jìn)一步提高的主要瓶頸。避免長連線及降低系統(tǒng)功耗,計算機(jī)體系結(jié)構(gòu)呈現(xiàn)出局部化、規(guī)則化、簡單化的發(fā)展趨勢。處理器設(shè)計也經(jīng)歷了從不斷復(fù)雜化單核到簡單化眾核的發(fā)展過程。通過二維鄰接短線將眾多簡單的處理核以陣列的形式互連,構(gòu)成的可重構(gòu)陣列處理器恰恰符合了體系結(jié)構(gòu)的發(fā)展趨勢。因此,研究數(shù)據(jù)驅(qū)動可重構(gòu)陣列處理器具有重要意義。為了提高可重構(gòu)計算結(jié)構(gòu)性能,本文深入研究了數(shù)據(jù)驅(qū)動動態(tài)可重構(gòu)陣列結(jié)構(gòu)、數(shù)據(jù)驅(qū)動可重構(gòu)陣列處理器、統(tǒng)一編址下的分布式共享存儲結(jié)構(gòu)及動態(tài)自重構(gòu)機(jī)制,目的在于最大化任務(wù)的并行性、提高數(shù)據(jù)驅(qū)動動態(tài)可重構(gòu)陣列的靈活性、緩解日益嚴(yán)重的“存儲墻”問題以及降低算法切換時間、提高計算資源利用。本文主要研究內(nèi)容如下:（1）為了最大化任務(wù)的并行性,從而提高可重構(gòu)... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：145 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 課題來源和研究背景及意義
    1.2 可重構(gòu)結(jié)構(gòu)的研究現(xiàn)狀和發(fā)展趨勢
        1.2.1 可重構(gòu)體系結(jié)構(gòu)的研究現(xiàn)狀和發(fā)展趨勢
        1.2.2 重構(gòu)方法與機(jī)制的研究現(xiàn)狀和發(fā)展趨勢
        1.2.3 可重構(gòu)芯片片上互連結(jié)構(gòu)研究現(xiàn)狀與發(fā)展趨勢
        1.2.4 提高可重構(gòu)計算結(jié)構(gòu)性能的途徑
    1.3 可重構(gòu)結(jié)構(gòu)中的存儲結(jié)構(gòu)
        1.3.1 可重構(gòu)結(jié)構(gòu)存儲結(jié)構(gòu)研究現(xiàn)狀與趨勢
        1.3.2 可重構(gòu)存儲結(jié)構(gòu)研究中存在的問題
    1.4 論文的研究內(nèi)容
    1.5 論文的組織結(jié)構(gòu)
第二章 數(shù)據(jù)驅(qū)動動態(tài)可重構(gòu)陣列結(jié)構(gòu)研究
    2.1 數(shù)據(jù)驅(qū)動可重構(gòu)陣列結(jié)構(gòu)研究
        2.1.1 數(shù)據(jù)驅(qū)動動態(tài)可重構(gòu)陣列結(jié)構(gòu)
        2.1.2 數(shù)據(jù)通信網(wǎng)絡(luò)結(jié)構(gòu)研究
    2.2 基于緩存的動態(tài)可重構(gòu)陣列結(jié)構(gòu)研究
    2.3 動態(tài)自重構(gòu)陣列結(jié)構(gòu)研究
        2.3.1 動態(tài)自重構(gòu)陣列結(jié)構(gòu)
        2.3.2 配置下發(fā)網(wǎng)絡(luò)結(jié)構(gòu)研究
    2.4 仿真與性能分析
        2.4.1 數(shù)據(jù)驅(qū)動可重構(gòu)陣列結(jié)構(gòu)仿真與性能分析
        2.4.2 基于緩存的動態(tài)可重構(gòu)陣列結(jié)構(gòu)仿真與性能分析
        2.4.3 動態(tài)自重構(gòu)陣列結(jié)構(gòu)仿真與性能分析
        2.4.4 三種結(jié)構(gòu)對比分析
    2.5 本章小結(jié)
第三章 數(shù)據(jù)驅(qū)動可重構(gòu)輕核陣列處理器研究
    3.1 可重構(gòu)輕核陣列處理器結(jié)構(gòu)研究
    3.2 可重構(gòu)輕核陣列處理器指令集設(shè)計
    3.3 可重構(gòu)輕核陣列處理器關(guān)鍵部件開發(fā)
        3.3.1 輕核處理元
        3.3.2 超越函數(shù)加速器
    3.4 數(shù)據(jù)驅(qū)動鄰接互連接口研究
        3.4.1 共享寄存器接口互連結(jié)構(gòu)
        3.4.2 數(shù)據(jù)驅(qū)動接口互連結(jié)構(gòu)
    3.5 調(diào)整截距的分段線性逼近算法研究
        3.5.1 正余弦函數(shù)逼近過程
        3.5.2 對數(shù)/指數(shù)逼近過程
    3.6 算法并行化映射及仿真驗證
        3.6.1 圖像處理算法的映射
        3.6.2 Alex Net卷積神經(jīng)網(wǎng)絡(luò)的映射
        3.6.3 仿真驗證與結(jié)果分析
    3.7 性能分析
        3.7.1 超越函數(shù)加速器誤差分析
        3.7.2 數(shù)據(jù)驅(qū)動可重構(gòu)輕核陣列處理器綜合結(jié)果及性能分析
    3.8 本章小結(jié)
第四章 可重構(gòu)輕核陣列處理器分布式共享存儲結(jié)構(gòu)研究
    4.1 分布式共享存儲結(jié)構(gòu)研究
    4.2 分布式共享存儲關(guān)鍵部件開發(fā)
        4.2.1 高速交換單元
        4.2.2 虛通道路由器
    4.3 高速交換單元結(jié)構(gòu)研究
        4.3.1 全交換結(jié)構(gòu)
        4.3.2 局部優(yōu)先交換結(jié)構(gòu)
        4.3.3 行列兩級交換結(jié)構(gòu)
    4.4 數(shù)據(jù)通信機(jī)制研究
    4.5 視頻處理算法映射
        4.5.2 DCT、FFT、SAD算法映射
        4.5.3 整數(shù)運(yùn)動估計、分?jǐn)?shù)運(yùn)動估計、去塊濾波算法映射
    4.6 仿真與性能分析
        4.6.2 應(yīng)用映射仿真結(jié)果分析
        4.6.3 三種高速交換結(jié)構(gòu)仿真與性能分析
        4.6.4 分布式共享存儲結(jié)構(gòu)仿真與性能分析
    4.7 本章小結(jié)
第五章 數(shù)據(jù)驅(qū)動動態(tài)可重構(gòu)陣列自重構(gòu)機(jī)制
    5.1“軟件編程”重構(gòu)方法研究
    5.2 動態(tài)自重構(gòu)機(jī)制研究
        5.2.1 基本重構(gòu)架構(gòu)
        5.2.2 固定配置重構(gòu)方法和軟件編程重構(gòu)方法
        5.2.3 數(shù)據(jù)驅(qū)動和配置驅(qū)動雙重驅(qū)動的自重構(gòu)方法
    5.3 性能提升分析
    5.4 計算密集型算法映射
        5.4.1 離散余弦反變換
        5.4.2 運(yùn)動補(bǔ)償
        5.4.3 快速傅里葉變換
    5.5 仿真與性能分析
        5.5.1 仿真結(jié)果
        5.5.2 性能分析
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡介


【參考文獻(xiàn)】：
期刊論文
[1]軟件無線電中數(shù)字下變頻技術(shù)研究[J]. 張紅福.  中國新通信. 2017(07)
[2]從人工智能到神經(jīng)網(wǎng)絡(luò)處理器[J]. 陳云霽.  領(lǐng)導(dǎo)科學(xué)論壇. 2017(02)
[3]高性能多核處理器申威1600[J]. 胡向東,楊劍新,朱英.  中國科學(xué):信息科學(xué). 2015(04)
[4]基于同構(gòu)多核處理器的任務(wù)調(diào)度[J]. 許雍禎,陳香蘭,李曦,周學(xué)海.  計算機(jī)系統(tǒng)應(yīng)用. 2014(11)
[5]Row-based configuration mechanism for a 2-D processing element array in coarse-grained reconfigurable architecture[J]. LIU LeiBo,WANG YanSheng,YIN ShouYi,ZHU Min,WANG Xing,WEI ShaoJun.  Science China（Information Sciences）. 2014(10)
[6]基于自路由互連網(wǎng)絡(luò)的粗粒度可重構(gòu)陣列結(jié)構(gòu)[J]. 陳銳,楊海鋼,王飛,賈瑞,王新剛.  電子與信息學(xué)報. 2014(09)
[7]計算模式的統(tǒng)一研究[J]. 沈緒榜,孫璐.  計算機(jī)學(xué)報. 2014(07)
[8]后摩爾時代集成電路的新器件技術(shù)[J]. 黃如,黎明,安霞,王潤聲,蔡一茂.  中國科學(xué):信息科學(xué). 2012(12)
[9]可重構(gòu)計算處理器技術(shù)[J]. 魏少軍,劉雷波,尹首一.  中國科學(xué):信息科學(xué). 2012(12)
[10]片上多處理器末級Cache優(yōu)化技術(shù)研究[J]. 李浩,謝倫國.  計算機(jī)研究與發(fā)展. 2012(S1)



本文編號：3190093