隨著數(shù)字信號處理技術(shù)和計算機的不斷發(fā)展,現(xiàn)代工業(yè)生產(chǎn)和科學(xué)技術(shù)研究都需要借助數(shù)字處理。進行數(shù)字處理的先決條件是將所研究的對象進行數(shù)字化,也即信息采集。隨著計算機技術(shù)的飛速發(fā)展和普及,信息采集系統(tǒng)也迅速得到應(yīng)用。應(yīng)用信息采集系統(tǒng)可獲得大量的動態(tài)信息,是研究瞬間物理過程的有力工具,也是獲取科學(xué)奧秘的重要手段之一。信息采集系統(tǒng)被廣泛應(yīng)用于雷達、圖像處理、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。本文主要研究了如何用現(xiàn)場可編程門陣列（FPGA:Virtex4-LX80）和數(shù)字信號處理芯片（DSP:TMS320C6727）作為數(shù)字平臺實現(xiàn)多通道信息采集系統(tǒng)。本文闡述了本設(shè)計所使用的關(guān)鍵技術(shù),著重介紹了信息采集系統(tǒng)硬件設(shè)計方案和硬件電路,并對基于FPGA的信息采集過程以及外圍通訊接口進行了詳細的描述,最后介紹了DSP的軟件設(shè)計以及系統(tǒng)的硬件測試。本設(shè)計采用16位A/D轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換,使用FPGA+DSP的體系結(jié)構(gòu)對系統(tǒng)進行控制管理,使整個系統(tǒng)能夠協(xié)調(diào)工作。采用RS232與RS422接口與主機或其他設(shè)備相連,能夠?qū)崿F(xiàn)大量數(shù)據(jù)的傳送與存盤�？梢砸栽诰�或者聯(lián)機方式工作,大大的擴展了系統(tǒng)的使用范圍。此外,由于F... 

【文章來源】：西南交通大學(xué)四川省 211工程院校 教育部直屬院校

【文章頁數(shù)】：76 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 數(shù)據(jù)采集系統(tǒng)概況
    1.2 FPGA+DSP結(jié)構(gòu)
    1.3 論文的主要內(nèi)容以及章節(jié)安排
第2章 采集系統(tǒng)的關(guān)鍵技術(shù)
    2.1 數(shù)據(jù)采集的基本理論
        2.1.1 采樣定理
        2.1.2 模數(shù)轉(zhuǎn)換過程
    2.2 并行采樣技術(shù)
    2.3 數(shù)據(jù)傳輸和存儲技術(shù)
        2.3.1 數(shù)據(jù)存儲方案
        2.3.2 FIFO存儲器
    2.4 FPGA技術(shù)
        2.4.1 FPGA概述
        2.4.2 FPGA設(shè)計方法
        2.4.3 Verilog HDL設(shè)計語言及設(shè)計環(huán)境
    2.5 DSP技術(shù)
        2.5.1 DSP芯片簡介
        2.5.2 CCS簡介
第3章 系統(tǒng)方案設(shè)計
    3.1 技術(shù)要求
    3.2 總體設(shè)計方案
    3.3 數(shù)據(jù)采集電路設(shè)計
        3.3.1 數(shù)據(jù)采集方案
        3.3.2 低通濾波電路
        3.3.3 ADC
        3.3.4 FPGA與AD7656的接口電路設(shè)計
    3.4 數(shù)據(jù)存儲電路設(shè)計
        3.4.1 SDRAM接口設(shè)計
        3.4.2 Flash接口設(shè)計
    3.5 外圍通訊接口電路
    3.6 FPGA芯片配置
    3.7 復(fù)位與時鐘設(shè)計
        3.7.1 復(fù)位電路設(shè)計
        3.7.2 時鐘設(shè)計
    3.8 電源設(shè)計
第4章 FPGA程序設(shè)計
    4.1 FIFO模塊設(shè)計
        4.1.1 FIFO的結(jié)構(gòu)原理
        4.1.2 FIFO的FPGA實現(xiàn)
    4.2 AD7656的控制
    4.3 UART設(shè)計
        4.3.1 串行通信協(xié)議
        4.3.2 內(nèi)部基本構(gòu)造
        4.3.3 UART各功能模塊的設(shè)計
    4.4 FPGA與DSP的接口設(shè)計
第5章 DSP軟件設(shè)計與測試
    5.1 DSP軟件設(shè)計
        5.1.1 TMS320C6727的自動引導(dǎo)方式與代碼固化
        5.1.2 初始化模塊
        5.1.3 數(shù)據(jù)采集模塊
        5.1.4 通訊模塊
    5.2 硬件測試
        5.2.1 硬件靜態(tài)測試
        5.2.2 上電測試
        5.2.3 JTAG接口測試
        5.2.4 數(shù)據(jù)采集控制測試
        5.2.5 外圍通訊測試
結(jié)束語
致謝
參考文獻
攻讀碩士期間發(fā)表的論文
附錄


【參考文獻】：
期刊論文
[1]通信、數(shù)字家庭應(yīng)用市場驅(qū)動DSP技術(shù)發(fā)展[J]. 代君利.  中國電子商情(基礎(chǔ)電子). 2007(03)
[2]DSP+FPGA技術(shù)[J]. 漢澤西,孫燕妮.  電子技術(shù). 2007(02)
[3]一種適合于SoC集成的UART核的設(shè)計實現(xiàn)[J]. 張松,董玲,于宗光,須文波,薛忠杰.  微電子學(xué)與計算機. 2005(09)
[4]高速模數(shù)轉(zhuǎn)換器[J]. 史艷瓊,徐繼武.  安徽科技. 2005(Z1)
[5]基于Verilog HDL的全功能UART IP核的設(shè)計與實現(xiàn)[J]. 范健民,鄭學(xué)仁,陳玲晶,鄧婉玲,陳國輝.  中國集成電路. 2005(01)
[6]數(shù)據(jù)采集系統(tǒng)的Verilog HDL設(shè)計[J]. 楊祥龍,羅子健.  電子技術(shù). 2004(03)
[7]高速數(shù)據(jù)采集的軟件實現(xiàn)[J]. 何衛(wèi),張富斌,王小寧,王保保.  微機發(fā)展. 2003(09)
[8]用Visual C++實現(xiàn)實時數(shù)據(jù)采集[J]. 鄭存紅,胡榮強,趙瑞峰.  計算機應(yīng)用研究. 2002(04)
[9]雷達信號的高速數(shù)據(jù)采集處理系統(tǒng)的設(shè)計[J]. 李志強,劉利民,馬彥恒,曾瑞.  電子技術(shù)應(yīng)用. 1998(12)



本文編號：3189628