本文關鍵詞：基于SATAⅡ固態(tài)硬盤的高速數(shù)據(jù)存儲器的研究與設計，，由筆耕文化傳播整理發(fā)布。

【摘要】：近年無論是軍事的航天遙測領域,還是民用的大數(shù)據(jù)傳輸領域,都經歷著高速和大容量數(shù)據(jù)的改革,千兆萬兆光纖通信技術已經進入千家萬戶。在此背景下,人們對數(shù)據(jù)傳輸速度、存儲容量的要求越來越高,對信號處理的實時性要求也越來越苛刻。本課題在符合大環(huán)境要求下,針對遙測領域對數(shù)據(jù)存儲的大容量、高速以及高可靠性的要求,設計了一款便攜式高速數(shù)據(jù)存儲器。課題選擇的主控核心選擇Xilinx公司提供的高性價比的Spartan-6系列FPGA,前端數(shù)據(jù)采用高帶寬x1通道的PCI-Express作為傳輸總線。為了匹配數(shù)據(jù)的跨時鐘域傳輸,選用DDR3-SDRAM作為遙測數(shù)據(jù)的高速數(shù)據(jù)緩存器。課題方案把存儲數(shù)據(jù)存儲至以高速串行收發(fā)器為物理底層的SATA II固態(tài)硬盤,克服了傳統(tǒng)大容量存儲器的體積大、并行傳輸速度慢的劣勢。由于目前SATA II主控制器的實現(xiàn)多采用SOPC(可編程片上系統(tǒng))操作,為了節(jié)約開發(fā)成本以及方便操作,提出了一種不依賴于操作系統(tǒng)的SATA II主控操作方式,并實現(xiàn)了SATA II固態(tài)硬盤數(shù)據(jù)存儲。同時完成了DDR3控制數(shù)據(jù)的緩存和PCI-E總線DMA控制數(shù)據(jù)傳輸。課題對各個模塊進行了硬件設計,并在此平臺上完成了各模塊主控器的邏輯設計。設計完成后,在搭建的測試平臺上,利用IBERT、Chipscope等調試工具對SATA II、PCI-E鏈路進行了數(shù)據(jù)傳輸正確性和速度的測試,并對DDR3模塊進行了存儲測試,最后通過上位機控制完成系統(tǒng)的固態(tài)硬盤的數(shù)據(jù)讀寫。結果顯示,系統(tǒng)可以達到設計指標要求的存儲量達到120GB,速率達到1Gb/s。論文依據(jù)完成的工作情況詳細闡述了各部分的工作原理以及設計流程。
【關鍵詞】：高速數(shù)據(jù)存儲 SATA II 固態(tài)硬盤 PCI-E 高速緩存
【學位授予單位】：中北大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 1.緒論9-14
• 1.1 課題背景和意義9-10
• 1.2 高速數(shù)據(jù)存儲器的國內外發(fā)展現(xiàn)狀10-11
• 1.3 SATA接口關鍵技術的發(fā)展現(xiàn)狀11-12
• 1.4 論文主要工作及體系結構12-13
• 1.5 本章小結13-14
• 2. 高速數(shù)據(jù)存儲器的總體方案設計及關鍵接口解析14-27
• 2.1 高速數(shù)據(jù)存儲器系統(tǒng)的主要性能指標14
• 2.2 高速數(shù)據(jù)存儲器的總體設計14-19
• 2.2.1 高速數(shù)據(jù)存儲器方案設計14-16
• 2.2.2 方案的可行性分析16-19
• 2.3 SATA協(xié)議結構分析19-24
• 2.3.1 SATA2.0 物理層協(xié)議結構解析20-21
• 2.3.2 SATA 2.0 鏈路傳輸協(xié)議結構解析21-22
• 2.3.3 SATA2.0 命令層與應用層協(xié)議結構解析22-24
• 2.4 SATA II總線接口的實現(xiàn)方式24-26
• 2.5 本章小結26-27
• 3. 高速數(shù)據(jù)存儲器的硬件設計27-38
• 3.1 電源模塊及時鐘電路設計27-31
• 3.2 主控單元設計31-33
• 3.3 PCI-E接口模塊電路設計33-35
• 3.4 DDR3緩存模塊電路設計35-36
• 3.5 SATA II接口模塊電路設計36-37
• 3.6 本章小結37-38
• 4. 高速數(shù)據(jù)存儲器的FPGA邏輯控制設計38-61
• 4.1 SATA II主機控制器設計38-55
• 4.1.1 物理層控制模塊設計40-46
• 4.1.2 鏈路層控制模塊設計46-51
• 4.1.3 命令層控制模塊設計51-55
• 4.2 PCI-E總線接口設計55-59
• 4.2.1 PCI-E IP核的參數(shù)例化56-58
• 4.2.2 基于DMA的PCI-E傳輸總線設計58-59
• 4.3 DDR3數(shù)據(jù)緩存模塊控制器設計59-60
• 4.4 本章小結60-61
• 5. 系統(tǒng)功能調試與整體測試61-69
• 5.1 測試平臺的搭建61-62
• 5.2 SATA鏈路測試62-64
• 5.3 PCI-E鏈路測試64-65
• 5.4 DDR3高速數(shù)據(jù)緩存器的測試驗證65
• 5.5 系統(tǒng)準確性測試結果分析65-68
• 5.6 本章小結68-69
• 6. 總結與展望69-71
• 6.1 總結69-70
• 6.2 展望70-71
• 參考文獻71-74
• 讀碩士學位期間發(fā)表的論文及所取得的研究成果74-75
• 致謝75-76

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 李曉昌;翟正軍;黃夢玲;;基于FPGA的高速收發(fā)器研究與設計[J];測控技術;2015年04期

2 陳平;楊建;王炬城;;基于FPGA的高速光纖數(shù)據(jù)傳輸板卡設計[J];信息通信;2015年01期

3 田芳;唐瑋;黃嫦蓉;;普通固態(tài)硬盤在廣播級硬盤播出上載服務器中的應用[J];大眾科技;2013年07期

4 張超;余綜;;基于DDR3系統(tǒng)互聯(lián)的信號完整性設計[J];計算機工程與設計;2013年02期

5 董永吉;陳庶樵;李玉峰;李印海;;Xilinx PCI-Express核總線接口設計與實現(xiàn)[J];電子技術應用;2011年08期

6 張耀;徐智勇;張啟衡;張文沛;;小型化高速數(shù)據(jù)記錄器[J];儀表技術與傳感器;2011年04期

7 白潔;馬海兵;;固態(tài)硬盤在存儲系統(tǒng)中的應用分析[J];中國科技信息;2010年06期

8 徐家剛;張永偉;徐瑞榮;;基于FPGA與DDR2 SDRAM的高速ADC采樣數(shù)據(jù)緩沖器設計[J];艦船電子對抗;2010年01期

9 黃可望;;新型存儲控制器的研究設計[J];計算機工程與設計;2006年06期

10 譚智力 ,朱冬姣;基于TPS54610的同步降壓DC/DC電源設計[J];國外電子元器件;2003年03期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 劉布民;王旭東;羅剛;;高速數(shù)據(jù)采集系統(tǒng)時鐘設計[A];電工理論與新技術學術年會論文集[C];2005年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 李勛;高速多通道數(shù)據(jù)傳輸系統(tǒng)的設計與實現(xiàn)[D];中北大學;2015年

2 杜東海;基于SFP光電模塊的高速數(shù)據(jù)存儲器的設計與研究[D];中北大學;2015年

3 雷雨;基于PCIE固態(tài)硬盤的嵌入式存儲技術[D];中國科學院研究生院（光電技術研究所）;2014年

4 張宇;固態(tài)硬盤中SATA接口控制器命令層的設計及驗證[D];南京理工大學;2014年

5 李濤濤;基于PCIE的高速存儲系統(tǒng)設計[D];西安電子科技大學;2014年

6 閆晨陽;基于SATA的高速大容量固態(tài)存儲技術[D];西安電子科技大學;2014年

7 楊佳朋;SATA控制器的設計與FPGA驗證[D];太原理工大學;2013年

8 璩澤旭;高速大容量存儲系統(tǒng)關鍵技術研究與實現(xiàn)[D];西安電子科技大學;2013年

9 歐洋;基于閃存的高速PCIe固態(tài)存儲卡的研究與實現(xiàn)[D];國防科學技術大學;2012年

10 董智剛;基于NAND非易失性閃存芯片的固態(tài)存儲技術的應用及性能提升研究[D];復旦大學;2011年

  本文關鍵詞：基于SATAⅡ固態(tài)硬盤的高速數(shù)據(jù)存儲器的研究與設計，由筆耕文化傳播整理發(fā)布。

本文編號：317301