發(fā)布時間：2021-04-29 02:52

　　采用目前高速互連技術(shù)構(gòu)建百億億次量級（E級）系統(tǒng)將面臨系統(tǒng)功耗難以承受、網(wǎng)絡(luò)拓撲難以實現(xiàn)、延遲顯著增加、系統(tǒng)可靠性難以承受、互連網(wǎng)絡(luò)工程化密度難以提高等諸多挑戰(zhàn)。因此需要探索新的互連技術(shù),包括更高階交換芯片、融合互連體系結(jié)構(gòu)、新型光電互連交換技術(shù)等來有效改善互連網(wǎng)絡(luò)性能,降低互連系統(tǒng)功耗,改善整個系統(tǒng)可靠性及可擴展性。本文通過分析國內(nèi)外高性能互連網(wǎng)絡(luò)以及相關(guān)核心技術(shù)現(xiàn)狀,將主要圍繞高階互連交換芯片結(jié)構(gòu)及容錯技術(shù)、面向內(nèi)存互連網(wǎng)絡(luò)體系結(jié)構(gòu)的高速通信接口優(yōu)化技術(shù)、以及下一代100Gbps光串行接口收發(fā)器技術(shù)及可擴展光交換技術(shù)等方面開展研究,以期取得關(guān)鍵技術(shù)突破,緩解E級系統(tǒng)通信墻問題,高效支撐E級應(yīng)用。本文取得的主要貢獻和創(chuàng)新點如下:（1）高階互連路由交換芯片結(jié)構(gòu)及容錯關(guān)鍵技術(shù)針對更高階路由器體系結(jié)構(gòu)硬件復(fù)雜性大、可擴展性弱、緩沖資源受限、系統(tǒng)魯棒性差等問題,提出了一種基于聚合瓦片的高階交換芯片路由器微體系結(jié)構(gòu)（ATR）,并提出了基于M/D/1排隊理論模型的瓦片性能解析優(yōu)化方法,能將64階路由交換芯片存儲開銷及全局總線開銷分別降低40%⁵0%,同時可獲得YARC結(jié)構(gòu)9... 

【文章來源】：湖南大學(xué)湖南省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：137 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景
        1.1.1 E級超級計算機是高性能計算發(fā)展下一個制高點
        1.1.2 高速互連網(wǎng)絡(luò)是E級系統(tǒng)的核心基礎(chǔ)設(shè)施
        1.1.3 E級系統(tǒng)互連網(wǎng)絡(luò)設(shè)計面臨挑戰(zhàn)
        1.1.4 高階網(wǎng)絡(luò)成為HPC系統(tǒng)網(wǎng)絡(luò)的設(shè)計主流
    1.2 相關(guān)工作及其研究現(xiàn)狀
        1.2.1 國內(nèi)外高性能互連網(wǎng)絡(luò)研究現(xiàn)狀
        1.2.2 超高階路由器片上交換結(jié)構(gòu)研究現(xiàn)狀
        1.2.3 面向E級HPC的融合網(wǎng)絡(luò)體系結(jié)構(gòu)研究現(xiàn)狀
        1.2.4 高速串行/解串行接口研究現(xiàn)狀
        1.2.5 光接口光交換研究現(xiàn)狀
    1.3 研究內(nèi)容及主要創(chuàng)新
    1.4 組織結(jié)構(gòu)
第2章 高階互連路由交換芯片結(jié)構(gòu)及容錯關(guān)鍵技術(shù)
    2.1 研究背景
    2.2 基于聚合瓦片的高階交換芯片體系結(jié)構(gòu)
        2.2.1 聚合瓦片交換結(jié)構(gòu)框架
        2.2.2 基于M/D/1排隊理論模型的聚合瓦片性能解析式模型
    2.3 基于公平性波陣面仲裁的高階交叉開關(guān)調(diào)度器結(jié)構(gòu)
        2.3.1 高階交叉開關(guān)調(diào)度器總體結(jié)構(gòu)
        2.3.2 公平性波陣面仲裁單元結(jié)構(gòu)及電路設(shè)計
    2.4 分布式分級路由及動態(tài)多隊列流控制機制
        2.4.1 分布式多級路由表結(jié)構(gòu)
        2.4.2 面向動態(tài)多隊列管理的虛信道流控制機制
    2.5 智能化容錯互連網(wǎng)絡(luò)管理機制及算法分析
        2.5.1 智能化網(wǎng)絡(luò)管理引擎
        2.5.2 故障檢測/故障恢復(fù)智能化容錯算法
        2.5.3 智能化容錯算法性能分析比較
    2.6 實驗結(jié)果與分析
        2.6.1 實驗平臺
        2.6.2 實驗分析
    2.7 本章小結(jié)
第3章 面向內(nèi)存互連網(wǎng)絡(luò)的高速通信互連接口設(shè)計優(yōu)化技術(shù)
    3.1 研究背景
    3.2 內(nèi)存互連網(wǎng)絡(luò)體系結(jié)構(gòu)及存儲控制器
    3.3 面向內(nèi)存互連網(wǎng)絡(luò)的高速通信互連接口結(jié)構(gòu)
        3.3.1 面向國產(chǎn)處理器的高速通信互連接口結(jié)構(gòu)
        3.3.2 高速通信互連接口鏈路層和物理層接口設(shè)計
    3.4 面向內(nèi)存互連網(wǎng)絡(luò)的高速通信互連接口優(yōu)化技術(shù)
        3.4.1 面向高帶寬低延遲的命令通道讀寫處理優(yōu)化技術(shù)
        3.4.2 面向多通道并行總線的低延遲偏斜結(jié)構(gòu)
        3.4.3 高可靠的報文邊界定位技術(shù)
        3.4.4 虛擬活躍頁緩沖器優(yōu)化技術(shù)
    3.5 實驗與結(jié)果分析
        3.5.1 實驗平臺
        3.5.2 實驗分析
    3.6 本章小結(jié)
第4章 100Gbps光串行接口收發(fā)器技術(shù)及可擴展光交換技術(shù)
    4.1 研究背景
    4.2 基于時分復(fù)用的高波特率光收發(fā)器
        4.2.1 光路時分復(fù)用光收發(fā)器
        4.2.2 性能分析
        4.2.3 仿真結(jié)果
    4.3 暗調(diào)制光路時分復(fù)用光收發(fā)器
        4.3.1 暗調(diào)制OTDM發(fā)射機
        4.3.2 暗調(diào)制OTDM的最小信道間隔
        4.3.3 暗調(diào)制OTDM仿真結(jié)果
    4.4 基于AWGR的E級計算機高性能光互連網(wǎng)絡(luò)
        4.4.1 陣列波導(dǎo)光柵路由器
        4.4.2 系統(tǒng)架構(gòu)
        4.4.3 性能分析
    4.5 本章小結(jié)
結(jié)論
    1 總結(jié)
    2 展望
參考文獻
致謝
附錄 A 攻讀學(xué)位期間所發(fā)表的學(xué)術(shù)論文目錄
附錄 B 攻讀學(xué)位期間所申請國家發(fā)明專利目錄
附錄 C 攻讀學(xué)位期間主持和參加的科研課題


【參考文獻】：
期刊論文
[1]我國高性能計算的回顧與展望[J]. 錢德沛.  民主與科學(xué). 2017(04)
[2]新型高性能計算系統(tǒng)與技術(shù)[J]. 廖湘科,肖儂.  中國科學(xué):信息科學(xué). 2016(09)
[3]內(nèi)存計算技術(shù)研究綜述[J]. 羅樂,劉軼,錢德沛.  軟件學(xué)報. 2016(08)
[4]并行計算六十年[J]. 楊學(xué)軍.  計算機工程與科學(xué). 2012(08)
[5]極大規(guī)模并行計算系統(tǒng)趨勢分析[J]. 盧宇彤.  計算機工程與科學(xué). 2012(08)
[6]板級高速傳輸總線鏈路層關(guān)鍵技術(shù)研究與實現(xiàn)[J]. 周宏偉,陳超,張麗霞,張英,李永進.  國防科技大學(xué)學(xué)報. 2011(06)



本文編號：3166691