集成電路設(shè)計(jì)和制造技術(shù)的不斷發(fā)展使得數(shù)字信號處理器在通信、計(jì)算機(jī)、消費(fèi)電子等領(lǐng)域的應(yīng)用越來越廣泛。同時(shí),數(shù)字信號處理算法不斷趨于復(fù)雜化,只依靠優(yōu)化軟件的方法已經(jīng)很難提高信號處理器在某些場合下的性能。另外,日益激烈的競爭也對數(shù)字信號處理器的靈活性和開發(fā)周期提出了更高的要求。本文提出了一種數(shù)字信號處理器的結(jié)構(gòu)設(shè)計(jì)并進(jìn)行了功能擴(kuò)展。該處理器具有較高的靈活性,可以根據(jù)實(shí)際應(yīng)用需求進(jìn)行數(shù)據(jù)通路和指令集的擴(kuò)展。論文按照自頂向下的設(shè)計(jì)方法,首先給出了處理器內(nèi)核的總體結(jié)構(gòu),在此基礎(chǔ)上基于可擴(kuò)展的思想完成了地址產(chǎn)生單元、譯碼模塊和流水線控制單元的實(shí)現(xiàn),同時(shí)在解決競爭的過程中驗(yàn)證了這一結(jié)構(gòu)的靈活性。在完成處理器內(nèi)核設(shè)計(jì)的基礎(chǔ)上,本文以快速傅利葉變換電路作為擴(kuò)展單元對該數(shù)字信號處理器進(jìn)行了功能擴(kuò)展。之后大規(guī)模的功能驗(yàn)證論證了本文提出的擴(kuò)展設(shè)計(jì)的可行性以及擴(kuò)展單元帶來的性能優(yōu)化效果。測試結(jié)果表明,本文設(shè)計(jì)的擴(kuò)展數(shù)字信號處理器在執(zhí)行快速傅利葉變換運(yùn)算方面具有很高的加速比和并行度。本文對數(shù)字信號處理器的設(shè)計(jì)方法進(jìn)行了有益的嘗試與探索,為今后設(shè)計(jì)性能更強(qiáng)、結(jié)構(gòu)更靈活的數(shù)字信號處理器提供了經(jīng)驗(yàn)。 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：87 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題來源
    1.2 DSP 的發(fā)展歷史及特點(diǎn)
    1.3 DSP 性能優(yōu)化方法
    1.4 擴(kuò)展DSP 功能的意義
        1.4.1 擴(kuò)展單元的耦合方式
    1.5 研究目標(biāo)
    1.6 國內(nèi)外研究現(xiàn)狀
    1.7 論文工作與結(jié)構(gòu)
2 DSP 內(nèi)核的系統(tǒng)結(jié)構(gòu)設(shè)計(jì)
    2.1 DSP 內(nèi)核的設(shè)計(jì)流程
    2.2 DSP 內(nèi)核的指令集特點(diǎn)
    2.3 DSP 內(nèi)核的系統(tǒng)結(jié)構(gòu)
        2.3.1 DSP 內(nèi)核的總線結(jié)構(gòu)
        2.3.2 DSP 內(nèi)核的流水線
    2.4 小結(jié)
3 DSP 內(nèi)核的設(shè)計(jì)
    3.1 DSP 數(shù)據(jù)通路設(shè)計(jì)
        3.1.1 數(shù)據(jù)運(yùn)算單元的設(shè)計(jì)
        3.1.2 數(shù)據(jù)地址產(chǎn)生單元的設(shè)計(jì)
            3.1.2.1 位反序?qū)ぶ纺Ｊ降膬?yōu)化設(shè)計(jì)
            3.1.2.2 循環(huán)尋址模式的優(yōu)化設(shè)計(jì)
        3.1.3 程序地址產(chǎn)生單元的設(shè)計(jì)
    3.2 DSP 控制通路設(shè)計(jì)
        3.2.1 DSP 內(nèi)核的總線交互
        3.2.2 譯碼單元的設(shè)計(jì)
        3.2.3 流水線控制單元的設(shè)計(jì)
            3.2.3.1 結(jié)構(gòu)競爭及解決方法
            3.2.3.2 數(shù)據(jù)競爭及解決方法
            3.2.3.3 控制競爭及解決方法
    3.3 小結(jié)
4 DSP 擴(kuò)展設(shè)計(jì)
    4.1 擴(kuò)展DSP 功能的意義
    4.2 擴(kuò)展設(shè)計(jì)的流程
    4.3 擴(kuò)展單元的選取
    4.4 DSP 的擴(kuò)展設(shè)計(jì)
        4.4.1 擴(kuò)展單元的設(shè)計(jì)
            4.4.1.1 擴(kuò)展FFT 處理單元的意義
            4.4.1.2 FFT 處理單元的結(jié)構(gòu)
            4.4.1.3 FFT 處理單元的精度分析
            4.4.1.4 FFT 擴(kuò)展單元的實(shí)現(xiàn)
        4.4.2 擴(kuò)展單元與內(nèi)核的整合
            4.4.2.1 擴(kuò)展單元與總線的連接關(guān)系
            4.4.2.2 指令集擴(kuò)展
            4.4.2.3 控制通路的擴(kuò)展
        4.4.3 擴(kuò)展指令的編譯環(huán)境
    4.5 小結(jié)
5 DSP 內(nèi)核的驗(yàn)證與擴(kuò)展性能分析
    5.1 DSP 內(nèi)核的功能驗(yàn)證
    5.2 擴(kuò)展單元的功能驗(yàn)證
    5.3 擴(kuò)展DSP 核的功能驗(yàn)證及性能分析
    5.4 小結(jié)
6 結(jié)束語
    6.1 課題研究總結(jié)
    6.2 課題工作進(jìn)一步展望
參考文獻(xiàn)
致謝
攻讀碩士期間發(fā)表的學(xué)術(shù)論文目錄



本文編號：3164363