如今,電腦病毒不再僅僅威脅X86架構(gòu)的系統(tǒng)平臺(tái),而是逐漸向嵌入式系統(tǒng)進(jìn)軍,手機(jī)上安裝瑞星等殺毒軟件也不是什么新鮮事。然而病毒在一天天發(fā)展,而相應(yīng)的病毒防范技術(shù)卻沒(méi)有突破性的進(jìn)展。當(dāng)今手機(jī)病毒現(xiàn)已層出不窮,但單一靠殺毒軟件進(jìn)行預(yù)防存在很大的局限性:滯后性,占用有限的CPU資源。所以現(xiàn)如今基于硬件的病毒防護(hù)架構(gòu)正被世人所關(guān)注。本文便是針對(duì)這一設(shè)想進(jìn)行存儲(chǔ)器的完整性安全校驗(yàn)機(jī)制的設(shè)計(jì)。本文首先討論了存儲(chǔ)器的完整性校驗(yàn)的原理,并提出初步設(shè)計(jì)方案。該方案的2大核心部分是Cache和AES-GCM模塊,而本文完成的工作就是其中Cache模塊的設(shè)計(jì)。然后討論了Cache的原理、結(jié)構(gòu)和參數(shù),并重點(diǎn)闡述了各個(gè)參數(shù)對(duì)Cache性能的影響。本文將Cache分為2個(gè)部分分別來(lái)設(shè)計(jì):主體部分和接口部分。這樣設(shè)計(jì)的原因是,只需對(duì)接口部分進(jìn)行修改便可將該Cache IP移植到任何系統(tǒng)平臺(tái)上。對(duì)于主體部分設(shè)計(jì)重點(diǎn)研究了參數(shù)的選取、狀態(tài)機(jī)的設(shè)計(jì)和PLRU替換算法的實(shí)現(xiàn)。對(duì)于接口部分重點(diǎn)討論了IPIC總線(xiàn)標(biāo)準(zhǔn)中的3種傳輸模式的協(xié)議與時(shí)序。再將上述Cache的2大部分進(jìn)行拼接,并完成功能仿真。最后,將Cache制定為IP核... 

【文章來(lái)源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文研究?jī)?nèi)容
    1.4 論文的組織結(jié)構(gòu)
2 存儲(chǔ)器完整性驗(yàn)證機(jī)制原理及CACHE 的原理和結(jié)構(gòu)
    2.1 存儲(chǔ)器完整性驗(yàn)證機(jī)制的原理
    2.2 CACHE 的工作原理
    2.3 CACHE 的工作流程
    2.4 本章小結(jié)
3 CACHE 中主體部分的設(shè)計(jì)與仿真
    3.1 CACHE 主要設(shè)計(jì)參數(shù)
    3.2 CACHE 模塊的設(shè)計(jì)及功能仿真
    3.3 針對(duì)HASH CACHE 的特殊替換算法的研究
    3.4 本章小結(jié)
4 CACHE IP 中接口部分的設(shè)計(jì)與仿真
    4.1 POWERPC 平臺(tái)中支持的總線(xiàn)標(biāo)準(zhǔn)
    4.2 IPIC 總線(xiàn)標(biāo)準(zhǔn)
    4.3 PLB21PIC 轉(zhuǎn)換模塊
    4.4 CACHE 中IPIC 接口模塊的設(shè)計(jì)及功能仿真
    4.5 本章小結(jié)
5 CACHE 的硬件實(shí)現(xiàn)與FPGA 驗(yàn)證
    5.1 CACHE 整體功能仿真
    5.2 CACHE 的硬件實(shí)現(xiàn)
    5.3 FPGA 功能驗(yàn)證
    5.4 本章小結(jié)
6 總結(jié)
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]微處理器Cache的驗(yàn)證方法研究[J]. 李智,李怡,龔令侃,章建雄.  計(jì)算機(jī)工程. 2010(16)
[2]一種帶偏置的基于相關(guān)性分析的Cache一致性協(xié)議驗(yàn)證方法[J]. 夏竟,徐煒遐,張俊,龐征斌.  計(jì)算機(jī)工程與科學(xué). 2009(S1)
[3]基于修正LRU的壓縮Cache替換策略[J]. 田新華,歐國(guó)東,張民選.  計(jì)算機(jī)工程. 2008(18)
[4]一種基于LRU算法改進(jìn)的緩存方案研究與實(shí)現(xiàn)[J]. 廖鑫.  電子工程師. 2008(07)
[5]一種結(jié)合動(dòng)態(tài)寫(xiě)策略的磁盤(pán)Cache替換算法[J]. 李娜,姜秀柱,田芳,王書(shū)芹.  微電子學(xué)與計(jì)算機(jī). 2008(06)
[6]一種微處理器二級(jí)Cache的優(yōu)化設(shè)計(jì)[J]. 王思瑤,樊曉椏,肖楠.  科學(xué)技術(shù)與工程. 2008(09)
[7]面向CMP體系結(jié)構(gòu)的二級(jí)CACHE替換算法設(shè)計(jì)[J]. 張駿,樊曉椏,劉松鶴.  小型微型計(jì)算機(jī)系統(tǒng). 2007(12)
[8]基于Hash樹(shù)熱點(diǎn)窗口的存儲(chǔ)器完整性校驗(yàn)方法[J]. 侯方勇,王志英,劉真.  計(jì)算機(jī)學(xué)報(bào). 2004(11)
[9]Cache的LRU算法的仿真實(shí)驗(yàn)[J]. 李莉,沈春璞.  河北師范大學(xué)學(xué)報(bào). 2003(01)

碩士論文
[1]基于使用行為的Cache設(shè)計(jì)和運(yùn)行時(shí)Cache性能優(yōu)化[D]. 項(xiàng)凌翔.浙江大學(xué) 2010
[2]嵌入式系統(tǒng)中低功耗Cache的研究與設(shè)計(jì)[D]. 郝玉艷.湖南大學(xué) 2009
[3]二級(jí)Cache Tag中SRAM的全定制設(shè)計(jì)與實(shí)現(xiàn)[D]. 林楊.國(guó)防科學(xué)技術(shù)大學(xué) 2009
[4]嵌入式處理器中高速緩存的研究與設(shè)計(jì)[D]. 王琪.西安電子科技大學(xué) 2009
[5]32位嵌入式處理器的Cache設(shè)計(jì)[D]. 李衛(wèi)偉.西北工業(yè)大學(xué) 2007
[6]基于雙端口RAM的數(shù)據(jù)Cache的研究與實(shí)現(xiàn)[D]. 鄒代紅.西北工業(yè)大學(xué) 2007
[7]基于ARM7TDMI的Cache的設(shè)計(jì)與驗(yàn)證[D]. 張軒.西安電子科技大學(xué) 2007
[8]數(shù)據(jù)Cache存儲(chǔ)體的設(shè)計(jì)與驗(yàn)證[D]. 崔磊.國(guó)防科學(xué)技術(shù)大學(xué) 2006



本文編號(hào)：3152377