在數(shù)字信號(hào)處理中,采用傳統(tǒng)的數(shù)字信號(hào)處理器（DSP）或者專用集成電路（ASIC）難以同時(shí)滿足處理速度高,功耗低和應(yīng)用靈活性的需求。專用指令集微處理器（Application Specific Instruction set Processor, ASIP）結(jié)合了專用集成電路的高速性和數(shù)字信號(hào)處理器的可編程特性,逐漸成為在硬件實(shí)現(xiàn)時(shí)一個(gè)新型的研究領(lǐng)域。本文圍繞ASIP的設(shè)計(jì)及其在MIMO-OFDM中的應(yīng)用,主要進(jìn)行了以下三個(gè)方面的工作:第一,設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于精簡(jiǎn)指令集（RISC）結(jié)構(gòu)的ASIP處理器,并在此基礎(chǔ)上,設(shè)計(jì)了三種典型的基于RISC結(jié)構(gòu)的ASIP并行處理機(jī)結(jié)構(gòu):SIMD結(jié)構(gòu)、MIMD結(jié)構(gòu)和緊藕合結(jié)構(gòu)。第二,設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于超長(zhǎng)指令字（VLIW）結(jié)構(gòu)的ASIP處理器,并且闡述了基于VLIW結(jié)構(gòu)的ASIP設(shè)計(jì)方法,包括寄存器文件結(jié)構(gòu)和寄存器文件大小的選擇、功能單元的設(shè)計(jì)、指令格式的設(shè)計(jì)等。第三,以Xilinx公司FPGA Virtex5 lx85為載體,采用ASIP技術(shù)實(shí)現(xiàn)了MIMO-OFDM應(yīng)用中兩個(gè)典型操作:1024點(diǎn)快速傅立葉變換（FFT）和四階矩陣求逆,實(shí)驗(yàn)結(jié)果表明... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 論文的選課背景
    1.2 ASIP 簡(jiǎn)介及設(shè)計(jì)方法
        1.2.1 ASIP 技術(shù)簡(jiǎn)介
        1.2.2 ASIP 的設(shè)計(jì)方法
    1.3 本文的研究工作及章節(jié)安排
第二章 ASIP 的幾種典型體系結(jié)構(gòu)
    2.1 RISC 結(jié)構(gòu)和CISC 結(jié)構(gòu)
    2.2 VLIW 結(jié)構(gòu)
    2.3 TTA 結(jié)構(gòu)
    2.4 本章小節(jié)
第三章 基于RISC 結(jié)構(gòu)的ASIP 處理單元及其并行結(jié)構(gòu)的設(shè)計(jì)
    3.1 基于RISC 結(jié)構(gòu)的ASIP 處理單元結(jié)構(gòu)設(shè)計(jì)
        3.1.1 算術(shù)運(yùn)算部件
        3.1.2 通用寄存器組
        3.1.3 數(shù)據(jù)地址產(chǎn)生部件
        3.1.4 程序定序器
        3.1.5 ASIP 處理單元的存儲(chǔ)器結(jié)構(gòu)與數(shù)據(jù)交換寄存器組
        3.1.6 基于RISC 結(jié)構(gòu)的ASIP 處理單元在FPGA 的實(shí)現(xiàn)
    3.2 基于RISC 結(jié)構(gòu)的ASIP 處理單元的專用指令集
    3.3 基于RISC 結(jié)構(gòu)ASIP 并行結(jié)構(gòu)的設(shè)計(jì)
        3.3.1 SIMD 并行結(jié)構(gòu)
        3.3.2 MIMD 并行結(jié)構(gòu)
        3.3.3 緊耦合并行結(jié)構(gòu)
    3.4 本章小結(jié)
第四章 基于VLIW 結(jié)構(gòu)的ASIP 設(shè)計(jì)
    4.1 基于VLIW 結(jié)構(gòu)的ASIP 介紹
    4.2 基于VLIW 結(jié)構(gòu)的ASIP 體系結(jié)構(gòu)設(shè)計(jì)
        4.2.1 寄存器文件結(jié)構(gòu)的選擇
        4.2.2 寄存器文件的大小的選擇
        4.2.3 運(yùn)算功能單元的設(shè)計(jì)
        4.2.4 存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)
        4.2.5 基于VLIW 結(jié)構(gòu)的ASIP 系統(tǒng)結(jié)構(gòu)
    4.3 基于VLIW 結(jié)構(gòu)的ASIP 指令集的選擇和匯編器的設(shè)計(jì)
        4.3.1 基于VLIW 結(jié)構(gòu)的ASIP 指令格式
        4.3.2 基于VLIW 結(jié)構(gòu)的ASIP 指令集匯編器的設(shè)計(jì)
    4.4 本章小結(jié)
第五章 ASIP 在MIMO-OFDM 中的典型應(yīng)用
    5.1 FFT 算法介紹
        5.1.1 傳統(tǒng)DIT-FFT 算法結(jié)構(gòu)
        5.1.2 DIT-FFT 算法結(jié)構(gòu)改進(jìn)
    5.2 采用基于RISC 結(jié)構(gòu)的ASIP 并行技術(shù)實(shí)現(xiàn)FFT
        5.2.1 采用基于RISC 結(jié)構(gòu)的ASIP 并行處理1024 點(diǎn)FFT
        5.2.2 各個(gè)PE 之間數(shù)據(jù)通信問(wèn)題的解決
        5.2.3 基于RISC 結(jié)構(gòu)的ASIP 并行處理1024 點(diǎn)FFT 的FPGA 實(shí)現(xiàn)
    5.3 采用基于VLIW 結(jié)構(gòu)ASIP 實(shí)現(xiàn)FFT
        5.3.1 適用于FFT 運(yùn)算的VLIW 結(jié)構(gòu)ASIP 體系結(jié)構(gòu)
        5.3.2 適用于FFT 運(yùn)算的VLIW 結(jié)構(gòu)ASIP 在FPGA 的實(shí)現(xiàn)
    5.4 矩陣求逆算法介紹
        5.4.1 直接分析法
        5.4.2 QR 分解法
        5.4.3 分塊求逆法
    5.5 采用基于VLIW 結(jié)構(gòu)的ASIP 實(shí)現(xiàn)矩陣求逆
        5.5.1 適用于矩陣求逆的基于VLIW 結(jié)構(gòu)的ASIP 體系結(jié)構(gòu)
        5.5.2 適用于矩陣求逆的VLIW 結(jié)構(gòu)的ASIP 在FPGA 中的實(shí)現(xiàn)
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
在碩士研究生期間取得的研究成果



本文編號(hào)：3141915