發(fā)布時(shí)間：2021-04-06 23:12

　　隨著近年來(lái)計(jì)算機(jī)行業(yè)和芯片行業(yè)的快速發(fā)展,嵌入式系統(tǒng)的開(kāi)發(fā)變得非常重要,而對(duì)于高速率、高性能、高可靠性的總線技術(shù)的需求一直是迫切需要的。傳統(tǒng)的總線技術(shù)越來(lái)越難以支撐市場(chǎng)的需求,以前使用的傳統(tǒng)總線在高速率信號(hào)傳輸?shù)姆�(wěn)定性、可靠性方面逐漸不能滿(mǎn)足要求。因此,RapidIO作為發(fā)展的需求而產(chǎn)生,研發(fā)目的主要是為了滿(mǎn)足嵌入式互聯(lián)系統(tǒng)芯片互連和板間互連的需求。RapidIO協(xié)議在FPGA中通常是用于高速率數(shù)據(jù)的處理。本文中主要研究RapidIO協(xié)議的應(yīng)用和DDR3接收數(shù)據(jù)存儲(chǔ)的過(guò)程。介紹了本論文選題的背景和研究意義,RapidIO的發(fā)展過(guò)程和國(guó)內(nèi)外在總線技術(shù)上的發(fā)展現(xiàn)狀與應(yīng)用。然后主要介紹RapidIO協(xié)議的相關(guān)接口含義、網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)、數(shù)據(jù)傳輸方式、協(xié)議的分層、端口邏輯操作規(guī)范這些方面對(duì)協(xié)議做詳細(xì)介紹。在協(xié)議規(guī)范概述中,分析了RapidIO協(xié)議的邏輯層、傳輸層、物理層和在分層構(gòu)架下各層協(xié)議的具體實(shí)現(xiàn)方法。對(duì)RapidIO的包格式和事務(wù)類(lèi)型及控制符相關(guān)和錯(cuò)誤恢復(fù)管理也做了詳細(xì)闡述。通過(guò)對(duì)設(shè)計(jì)原理分析,了解功能設(shè)計(jì)過(guò)程和更深刻理解RapidIO協(xié)議的實(shí)現(xiàn)過(guò)程和DDR3控制器部分的實(shí)現(xiàn)過(guò)程。協(xié)議實(shí)... 

【文章來(lái)源】：成都理工大學(xué)四川省

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

互連技術(shù)的發(fā)展

圖 2-2 RapidIO 交換結(jié)構(gòu)傳送事務(wù)流程 2-2 介紹了在 RapidIO 系統(tǒng)中傳送事務(wù)的模式。事務(wù)請(qǐng)求操被發(fā)送到交換系統(tǒng)中（RapidIO 端點(diǎn)一般是不會(huì)相互直接連收到請(qǐng)求事務(wù)后發(fā)出對(duì)應(yīng)請(qǐng)求包的控制字符信息并同時(shí)將的端口的器件之中。事務(wù)響應(yīng)操作流程是目標(biāo)器件在收到請(qǐng)響應(yīng)事務(wù)包通過(guò)交換系統(tǒng)返回至發(fā)起器件并同時(shí)通過(guò)控制而發(fā)起器件確認(rèn)收到響應(yīng)包后就標(biāo)志著完成請(qǐng)求響應(yīng)操作過(guò)換機(jī)的主要作用是對(duì)傳輸包的路由信息進(jìn)行解析，雖然交換是實(shí)現(xiàn)過(guò)程變得簡(jiǎn)單了，這一點(diǎn)與以太網(wǎng)的組播的實(shí)現(xiàn)較簡(jiǎn)輸層就能完成了(UG1037,2017)。但是也不能完全用單一的交換結(jié)構(gòu)中的阻塞是根據(jù)包的優(yōu)先級(jí)來(lái)處理的。當(dāng)需要傳源和目的地址將數(shù)據(jù)包傳輸至對(duì)應(yīng)的目的端口器件中，當(dāng)需

圖 2-3 RapidIO 規(guī)范層次結(jié)構(gòu)1 RapidIO 傳輸協(xié)議的邏輯層RapidIO 邏輯層由端口邏輯操作標(biāo)準(zhǔn)、消息傳輸標(biāo)準(zhǔn)、共享存儲(chǔ)標(biāo)準(zhǔn)準(zhǔn)和流量控制構(gòu)成，并且定義了包格式、包的操作類(lèi)型、大小、地址格式為 NREAD、 NWRITE、 NWRITE_R、 SWRITE 、 RESPORBELL、MESSAGE 事務(wù)類(lèi)型。如圖 2-4 表示了各類(lèi)型事務(wù)包格式示，表示了 RapidIO 的各種事務(wù)類(lèi)型。

【參考文獻(xiàn)】：
期刊論文
[1]基于RapidIO協(xié)議的網(wǎng)絡(luò)路徑分配策略[J]. 酈偉,肖鵬.  計(jì)算機(jī)工程與設(shè)計(jì). 2017(11)
[2]基于RapidIO塊數(shù)據(jù)傳輸設(shè)計(jì)與實(shí)現(xiàn)[J]. 朱道山.  現(xiàn)代雷達(dá). 2017(09)
[3]萬(wàn)兆以太網(wǎng)與RapidIO網(wǎng)絡(luò)的互連與傳輸[J]. 左顏,柴小麗,顧燕飛.  重慶理工大學(xué)學(xué)報(bào)(自然科學(xué)). 2017(08)
[4]基于FPGA的DDR3協(xié)議解析邏輯設(shè)計(jì)[J]. 譚海清,陳正國(guó),陳微,肖儂.  計(jì)算機(jī)應(yīng)用. 2017(05)
[5]基于SRIO總線的全交換路由設(shè)計(jì)與實(shí)現(xiàn)[J]. 呂鵬.  無(wú)線電通信技術(shù). 2017(02)
[6]SRIO與PCI Express的比較[J]. 嵇康,林茂寬,李兵強(qiáng),張杰,夏建平.  信息與電腦(理論版). 2016(12)
[7]基于FPGA的Serial RapidIO協(xié)議的設(shè)計(jì)與實(shí)現(xiàn)[J]. 許樹(shù)軍,黃镠,牛戴楠,王銳.  雷達(dá)與對(duì)抗. 2015(04)
[8]基于FPGA的DDR3存儲(chǔ)控制的設(shè)計(jì)與驗(yàn)證[J]. 殷曄,李麗斯,常路,尉曉惠.  計(jì)算機(jī)測(cè)量與控制. 2015(03)
[9]一種RapidIO IP核的設(shè)計(jì)與驗(yàn)證[J]. 蔡葉芳,田澤,李攀,何嘉文.  計(jì)算機(jī)技術(shù)與發(fā)展. 2014(10)
[10]RapidIO控制器的CRC模塊設(shè)計(jì)[J]. 劉暢,章建雄,王玉艷.  計(jì)算機(jī)工程. 2011(15)

碩士論文
[1]基于FPGA的串行RapidIO接口的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李博.電子科技大學(xué) 2017
[2]RapidIO 2.1IP核設(shè)計(jì)[D]. 孫吉元.東南大學(xué) 2016
[3]串行RapidIO物理層數(shù)字系統(tǒng)設(shè)計(jì)[D]. 任雪倩.北京交通大學(xué) 2016
[4]基于RapidIO的讀寫(xiě)DMA引擎設(shè)計(jì)與實(shí)現(xiàn)[D]. 李家樂(lè).國(guó)防科學(xué)技術(shù)大學(xué) 2016
[5]RapidIO高速接口物理編碼子層的設(shè)計(jì)與驗(yàn)證[D]. 舒志興.中國(guó)科學(xué)技術(shù)大學(xué) 2015
[6]高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證[D]. 黃靖媛.西安電子科技大學(xué) 2015
[7]基于RapidIO的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[D]. 劉琳.哈爾濱工程大學(xué) 2013
[8]基于PCIE物理層IP核的串行RapidIO實(shí)現(xiàn)[D]. 謝豐波.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[9]3.125Gbps串行RapidIO接收器的設(shè)計(jì)[D]. 陳小波.國(guó)防科學(xué)技術(shù)大學(xué) 2012



本文編號(hào)：3122325