由于靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）在低溫下存在著數(shù)據(jù)殘留隱患。目前,研究SRAM自身安全性問題已經(jīng)成為安全系統(tǒng)研究、安全存儲(chǔ)研究的一個(gè)重要發(fā)展方向。針對(duì)這個(gè)問題,通過檢測(cè)到SRAM掉電來對(duì)SRAM信息進(jìn)行擦除來達(dá)到信息保密的目的。LDO由于具有電路相對(duì)簡(jiǎn)單、功耗較低、輸出紋波小、不產(chǎn)生輻射干擾、較高的電源抑制比等優(yōu)點(diǎn),作為本文主要的設(shè)計(jì)問題,應(yīng)用于安全SRAM電源管理電路中。本論文主要討論了一種全集成低壓差線性穩(wěn)壓器的分析與設(shè)計(jì),首先對(duì)未補(bǔ)償時(shí)系統(tǒng)的交流特性和瞬態(tài)特性行了分析,針對(duì)嵌套密勒補(bǔ)償結(jié)構(gòu)存在的問題以及設(shè)計(jì)中需要考慮的若干折衷,提出了一種綜合了電流反饋補(bǔ)償和自調(diào)整相位裕度的新系統(tǒng)結(jié)構(gòu)。本文的研究重點(diǎn)在于低壓差線性穩(wěn)壓器的在不同負(fù)載情況下的穩(wěn)定性的分析,詳細(xì)介紹了芯片中電路的設(shè)計(jì)過程,并給出了相應(yīng)的仿真結(jié)果和分析。在前面研究的基礎(chǔ)上,采用華宏NEC 0.25μm CMOS制造工藝完成了LDO電路的前端與后端設(shè)計(jì)。采用Hspice對(duì)電路仿真結(jié)果表明所設(shè)計(jì)的全集成LDO能夠在0到50 mA負(fù)載電流范圍內(nèi)穩(wěn)定工作;在負(fù)載電流由0到50 mA和50到0 mA瞬態(tài)變化時(shí),輸出電壓最大過沖小于8... 

【文章來源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：69 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

基本的SRAM存儲(chǔ)單元

中 科 技 大 學(xué) 碩 士 學(xué) 位 論2 全集成LDO在安全SRAM中的應(yīng)用息清除電路系統(tǒng)SRAM鎖存單元中的數(shù)據(jù)電荷的方法M 存儲(chǔ)器本身上解決 SRAM 存儲(chǔ)信息殘留問題，可電后自身信息清除的操作。一種是在 SRAM 數(shù)據(jù)鎖據(jù)電荷“中和”掉的電路。通過采用標(biāo)準(zhǔn)的深亞微的低閾值器件或者本征器件來設(shè)計(jì)數(shù)據(jù)電荷“中和圖 2-1 所示。

能夠隨著負(fù)載的改變來改變自撲結(jié)構(gòu)圖如圖 2-4 所示，其主功率調(diào)整管和反饋電阻網(wǎng)絡(luò)。基 Rf2采樣后，輸入到誤差放大準(zhǔn)電壓 Vref進(jìn)行比較，輸出。饋電阻 Rf1、Rf2分壓采樣后，也跟著降低，功率調(diào)整管的柵源壓上升，保持輸出的穩(wěn)定。整個(gè)”原理，可以認(rèn)為正相端與反相(1)21ffoutrefRRV = V+


本文編號(hào)：3108679