發(fā)布時(shí)間：2021-03-27 17:32

　　受到功耗的制約和單線程程序有限指令并行性的影響,單核處理器性能的提升在2000年以后變得越來(lái)越艱難。片上多處理器（chip multi-processor）憑借其強(qiáng)大的并行處理能力、高帶寬的數(shù)據(jù)通信、高效的資源利用率以及良好的擴(kuò)展性逐漸成為了處理器繼續(xù)按照摩爾定律提升性能的新方向。然而作為一項(xiàng)新技術(shù),片上多處理器還存在許多亟待解決的問(wèn)題,這些問(wèn)題制約了片上多處理器的進(jìn)一步發(fā)展。本文以提高片上多處理器系統(tǒng)的性能為目標(biāo),從系統(tǒng)的角度綜合考慮這些問(wèn)題,著重研究了片上多處理器設(shè)計(jì)中的三個(gè)關(guān)鍵技術(shù)：具有低時(shí)延要求的片上短消息傳輸互連網(wǎng)絡(luò),高效的多核操作系統(tǒng)調(diào)度器,以及兼顧單、多線程處理能力的控制處理器核。首先,根據(jù)片上處理器核物理位置相對(duì)較近的特點(diǎn),本論文提出了采用共享寄存器堆來(lái)構(gòu)建專門用于傳遞同步消息和廣播數(shù)據(jù)的短消息傳輸網(wǎng)絡(luò)。共享寄存器堆實(shí)現(xiàn)了核間信息的快速交互,從而滿足了短消息傳輸?shù)蜁r(shí)延的要求。同時(shí)該網(wǎng)絡(luò)在物理上有較低的寫入邏輯時(shí)延和較小的讀出邏輯時(shí)延,而且面積和功耗都較小,這些特點(diǎn)使得該網(wǎng)絡(luò)能夠方便的集成到片上多處理器中。實(shí)驗(yàn)結(jié)果表明,通過(guò)設(shè)計(jì)專門用于傳遞短消息的網(wǎng)絡(luò),同步消息的傳遞開銷... 

【文章來(lái)源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：126 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖1.7兩種}

如圖2.3所示。計(jì)算節(jié)點(diǎn)包含以下幾個(gè)部分:.異構(gòu)的處理器.用于連接處理器，1/0，內(nèi)存控制器的片上點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸網(wǎng)絡(luò)[76]，如二維mesh網(wǎng)絡(luò)，二維torus網(wǎng)絡(luò)，環(huán)形ring網(wǎng)絡(luò)等。.通用1/0.內(nèi)存控制器我們的計(jì)劃采用嵌入式處理器構(gòu)建片上眾核系統(tǒng)，處理器的頻率運(yùn)行在SOoMHz一IGHz，在處理器運(yùn)行頻率不高而且片上處理器物理位置相對(duì)較近的條件下，

浙江大學(xué)博士學(xué)位論文片上短消息傳輸網(wǎng)絡(luò)對(duì)其并行的讀和并行的寫操作。設(shè)計(jì)中信號(hào)量的物理載體可以采用memory或者寄存器堆來(lái)實(shí)現(xiàn)，如圖2.6所示。Memory方式可以采用傳統(tǒng)的crossbar網(wǎng)絡(luò)來(lái)連接各個(gè)bank的memory，從而實(shí)現(xiàn)同步消息在各個(gè)處理器之間的傳遞。而寄存器堆的方式中，每個(gè)處理器可以對(duì)指定的寄存器進(jìn)行寫操作，同時(shí)能并行的讀取所有的寄存器從而實(shí)現(xiàn)了同步消息在處理器之間的傳遞。存儲(chǔ)器方式相對(duì)同容量的寄存器堆物理面積較小，但是其存在著以下幾個(gè)缺點(diǎn):1)單塊memory(如靜態(tài)sram)一個(gè)周期內(nèi)最多支持兩個(gè)處理器的write/read操作(雙端口sram)，其他處理器對(duì)該存儲(chǔ)器的訪問(wèn)需要被緩存以后排隊(duì)進(jìn)行訪問(wèn)，因此訪問(wèn)時(shí)延較大，同時(shí)需要額外的緩存隊(duì)列;2)對(duì)memory的讀取需要滿足其建立時(shí)間，同時(shí)讀數(shù)據(jù)時(shí)有較大的讀出時(shí)延，如TSMCgOIun工藝下32bit位寬36深度的Sram讀出時(shí)延有將近0.sns

【參考文獻(xiàn)】：
期刊論文
[1]多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J]. 黃國(guó)睿,張平,魏廣博.  計(jì)算機(jī)工程與設(shè)計(jì). 2009(10)
[2]多核處理器及其對(duì)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的影響[J]. 謝向輝,胡蘇太,李宏亮.  計(jì)算機(jī)科學(xué)與探索. 2008(06)
[3]單片多處理器的研究[J]. 史莉雯,樊曉椏,張盛兵.  計(jì)算機(jī)應(yīng)用研究. 2007(09)
[4]Optimizing pipeline for a RISC processor with multimedia extension ISA[J]. 肖志斌,劉鵬,姚英彪,姚慶棟.  Journal of Zhejiang University Science A（Science in Engineering）. 2006(02)
[5]一種基于HDTV信源集成解碼芯片的RTOS的設(shè)計(jì)與實(shí)現(xiàn)[J]. 高豐,劉鵬,姚慶棟,李東曉.  電路與系統(tǒng)學(xué)報(bào). 2002(03)



本文編號(hào)：3103904