工藝技術(shù)的不斷進(jìn)步、應(yīng)用需求的不斷變化推動(dòng)著微處理器產(chǎn)業(yè)的飛速發(fā)展。微處理器體系結(jié)構(gòu)的發(fā)展正面臨著新的挑戰(zhàn)和機(jī)遇,開(kāi)發(fā)新的體系結(jié)構(gòu)是微處理器發(fā)展的必然趨勢(shì)。但是大量基于原有體系結(jié)構(gòu)開(kāi)發(fā)的各類軟件資源要求新處理器需對(duì)原有結(jié)構(gòu)提供二進(jìn)制代碼兼容,這成為新體系結(jié)構(gòu)技術(shù)應(yīng)用和發(fā)展的一大障礙。協(xié)同設(shè)計(jì)虛擬機(jī)技術(shù)使用軟硬件協(xié)同設(shè)計(jì)的方法來(lái)開(kāi)發(fā)微處理器,同時(shí)設(shè)計(jì)硬件體系結(jié)構(gòu)和在其上運(yùn)行的虛擬機(jī)軟件,從而降低了軟體系結(jié)構(gòu)和實(shí)際硬體系結(jié)構(gòu)間的緊耦合關(guān)系,將硬件創(chuàng)新從兼容性中解脫出來(lái),為微處理器體系結(jié)構(gòu)的創(chuàng)新提供了一條新途徑。這對(duì)于我國(guó)發(fā)展具有完全自主知識(shí)產(chǎn)權(quán)的微處理器而言尤為重要。本文在廣泛深入了解當(dāng)前微處理器體系結(jié)構(gòu)研究與協(xié)同設(shè)計(jì)虛擬機(jī)技術(shù)研究現(xiàn)狀的基礎(chǔ)上,展開(kāi)對(duì)軟硬件協(xié)同設(shè)計(jì)虛擬機(jī)的研究。針對(duì)協(xié)同設(shè)計(jì)虛擬機(jī)研究中的關(guān)鍵問(wèn)題,就協(xié)同設(shè)計(jì)虛擬機(jī)模型與結(jié)構(gòu)、協(xié)同設(shè)計(jì)虛擬機(jī)性能以及如何采用軟硬件結(jié)合的設(shè)計(jì)手段降低協(xié)同設(shè)計(jì)虛擬機(jī)啟動(dòng)開(kāi)銷和穩(wěn)定執(zhí)行開(kāi)銷等方面進(jìn)行了探討。最后本文實(shí)現(xiàn)了一個(gè)協(xié)同設(shè)計(jì)虛擬機(jī)原型系統(tǒng),驗(yàn)證了模型的正確性與優(yōu)化技術(shù)的有效性。本文取得的主要研究成果如下:1.提出了一種基于動(dòng)態(tài)二進(jìn)制翻譯的協(xié)... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：166 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

傳統(tǒng)微處理器開(kāi)發(fā)流程與協(xié)同設(shè)計(jì)虛擬機(jī)的開(kāi)發(fā)流程

指令的動(dòng)態(tài)代碼鏈程序執(zhí)行的過(guò)程中具有適當(dāng)硬件支持的地址緩沖，存放經(jīng)常通過(guò)快速訪問(wèn)間接控操作，提高協(xié)同設(shè)計(jì)文設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)機(jī)原型系統(tǒng)。IA-32 ARM 在嵌入式領(lǐng)域不僅探索了協(xié)同設(shè)計(jì)。1.4 本文結(jié)構(gòu)面總結(jié)，全文分為七

的通用性的翻譯系統(tǒng)或翻譯優(yōu)化技術(shù)，是個(gè)意義重大的技術(shù)挑研究目標(biāo)之一。.3 解釋執(zhí)行與二進(jìn)制翻譯執(zhí)行和二進(jìn)制翻譯都可用于解決不同體系結(jié)構(gòu)間的代碼兼容問(wèn)題完全不同的技術(shù)方法。執(zhí)行是指在一個(gè)由軟件維護(hù)的源體系結(jié)構(gòu)（包括各種寄存器、內(nèi)存的一條或多條目標(biāo)指令來(lái)模擬源指令的執(zhí)行，獲得和源指令同例如，一條 x86 指令“ADD $0x15cb,%ebx”可以使用圖 2.1 所示的解釋例程來(lái)模擬執(zhí)行。解釋例程模擬一條指令的開(kāi)銷通常本地代碼[26]。在解釋執(zhí)行過(guò)程中，系統(tǒng)不保存解釋過(guò)的指令，的優(yōu)化。解釋器的開(kāi)發(fā)相對(duì)簡(jiǎn)單，借助于高級(jí)語(yǔ)言和編譯器，體系結(jié)構(gòu)的硬件細(xì)節(jié)，可移植性好。但由于需要多條目標(biāo)指令指令的模擬，相對(duì)于本地代碼的執(zhí)行而言，這種方式是低效的。

【參考文獻(xiàn)】：
期刊論文
[1]二進(jìn)制翻譯中解析多目標(biāo)分支語(yǔ)句的圖匹配方法[J]. 陳龍,武成崗,謝海斌,崔慧敏,張兆慶.  計(jì)算機(jī)研究與發(fā)展. 2008(10)
[2]納米級(jí)工藝對(duì)微處理器設(shè)計(jì)的挑戰(zhàn)[J]. 胡偉武,李國(guó)杰.  中國(guó)集成電路. 2008(07)
[3]二進(jìn)制翻譯中的X86浮點(diǎn)棧處理[J]. 謝海斌,武成崗,崔慧敏,李晶.  計(jì)算機(jī)研究與發(fā)展. 2007(11)
[4]二進(jìn)制翻譯中代碼Cache的分級(jí)雙粒度管理策略[J]. 楊浩,武成崗,馮曉兵.  計(jì)算機(jī)應(yīng)用研究. 2007(06)
[5]優(yōu)化動(dòng)態(tài)二進(jìn)制翻譯器DigitalBridge[J]. 白童心,馮曉兵,武成崗,張兆慶.  計(jì)算機(jī)工程. 2005(10)
[6]二進(jìn)制翻譯中的標(biāo)志位優(yōu)化技術(shù)[J]. 馬湘寧,武成崗,唐鋒,馮曉兵,張兆慶.  計(jì)算機(jī)研究與發(fā)展. 2005(02)

博士論文
[1]異步嵌入式微處理器設(shè)計(jì)與分析關(guān)鍵技術(shù)研究[D]. 王蕾.國(guó)防科學(xué)技術(shù)大學(xué) 2006
[2]動(dòng)態(tài)二進(jìn)制翻譯優(yōu)化研究[D]. 唐鋒.中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所） 2006
[3]動(dòng)態(tài)翻譯和優(yōu)化若干關(guān)鍵技術(shù)研究[D]. 李劍慧.復(fù)旦大學(xué) 2006
[4]面向微處理器設(shè)計(jì)的動(dòng)態(tài)二進(jìn)制翻譯技術(shù)研究[D]. 曹宏嘉.國(guó)防科學(xué)技術(shù)大學(xué) 2005
[5]二進(jìn)制翻譯關(guān)鍵技術(shù)研究[D]. 馬湘寧.中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所） 2004
[6]多路徑Trace處理器[D]. 杜貴然.中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué) 2001



本文編號(hào)：3091991