隨著因特網(wǎng)朝著高速化、寬帶化的日益發(fā)展，人們對核心級路由器的處理能力、交換容量、吞吐速率等性能提出了越來越高的要求。 研究支持IPv4／v6、可擴(kuò)展到T比特的高性能路由器，包括可擴(kuò)展的系統(tǒng)結(jié)構(gòu)、高速接口、大容量交換網(wǎng)絡(luò)、轉(zhuǎn)發(fā)引擎、存儲管理與隊列調(diào)度等。其中一個必須解決的課題，就是多路并行POS／LAN／wAN高速接口的實現(xiàn)。影響4×2.5GPOS線卡實現(xiàn)的難點主要有：高速率、高密度端口條件下如何保證系統(tǒng)輸出效率；在當(dāng)前PCB工藝的極限速度下如何設(shè)計電路；如何具有可擴(kuò)展性等幾個問題。 本文結(jié)合國家863項目“可擴(kuò)展到T比特的高性能IPv4／v6路由器基礎(chǔ)平臺及實驗系統(tǒng)”，從輸出策略的角度，分析總結(jié)現(xiàn)有的輸出策略優(yōu)缺點，提出了一種分片分路輸出策略（CCOS）。不但在理論模型的基礎(chǔ)上進(jìn)行了仿真，并且給出了相應(yīng)線路接口卡工程上的解決方案。在實驗環(huán)境中通過了測試，系統(tǒng)輸出效率達(dá)到了100％。 本文的主要內(nèi)容和創(chuàng)新點如下： ◆對現(xiàn)有的線卡輸出策略，通過建立模型對比分析，總結(jié)其不足。找出需要改進(jìn)之處。 ◆提出一種創(chuàng)新的，改進(jìn)的分片分路輸出策略（CCOS），分析其性能并用... 

【文章來源】：戰(zhàn)略支援部隊信息工程大學(xué)河南省

【文章頁數(shù)】：53 頁

【學(xué)位級別】：碩士

【部分圖文】：

2.SGPOS線卡輸出模塊_〔作流程示意圖

即將數(shù)據(jù)包送出FPGA時，采用單路整包緩存模式。模型示意圖如圖5所示: 2.SGbits/減)襲圖5整包輸出策略模型示意圖采用這種輸出策略時，所有從輸出FPGA送到商用芯片的數(shù)據(jù)包，引卜成一隊裝入緩存，采用FIFO(先入先出)的方式送出。一調(diào)度機(jī)根據(jù)商用芯片一緩存指示給出的緩存滿指示信號，控制FPGA數(shù)據(jù)包的輸出。第6頁

2.3.2整包分路輸出策略整包分路輸出策略，即將數(shù)據(jù)包送出FPGA時，采用四路整包緩存模式。模型示意圖如圖7所示:身輸衰單孫數(shù)據(jù)總線IOGbits/s狀態(tài)總線圖7整包分路輸出策略模型示意圖采用這種輸出策略的時，所有從輸出FPGA送到商用芯片的數(shù)據(jù)包，按接口號排成四路隊列裝入緩存，采用FIFO(先入先出)的方式輪詢后送出。調(diào)度機(jī)根據(jù)商用芯片緩存指示給出的緩存滿指示信號，控制FPGA數(shù)據(jù)包I狗輸出。一個數(shù)據(jù)包送入FPGA后，直接根據(jù)端口號放入相應(yīng)的緩存中。然后按照簡單輪詢 (RoundRobin)的規(guī)則輸出，每次每路緩存只輸出一個包。這樣的方式等于采取了輸出排隊結(jié)構(gòu) (OutPutQueucing)，消除了隊頭阻塞。系統(tǒng)輸出效率w相對于整包輸出策略有所提高。但當(dāng)有某一路有突發(fā)業(yè)務(wù)或連續(xù)有長包時

【參考文獻(xiàn)】：
期刊論文
[1]光同步數(shù)字傳輸網(wǎng)上直接傳送IP原理及特點分析[J]. 崔雪梅.  重慶大學(xué)學(xué)報(自然科學(xué)版). 2000(03)
[2]寬帶波分復(fù)用IP光通信網(wǎng)[J]. 劉華,曾慶濟(jì).  上海交通大學(xué)學(xué)報. 2000(01)
[3]探討在SDH中應(yīng)用一種新的映射技術(shù)[J]. 呂隆.  現(xiàn)代有線傳輸. 1999(04)
[4]IP/SDH接口的分析與設(shè)計[J]. 葉胤,陳向飛,吳志堅.  現(xiàn)代有線傳輸. 1999(04)
[5]IP與SDH結(jié)合的原理和實現(xiàn)[J]. 宋浩宇,曾烈光.  數(shù)字通信. 1999(04)

碩士論文
[1]高速路由器調(diào)度方案的研究與實現(xiàn)[D]. 伊鵬.中國人民解放軍信息工程大學(xué) 2003



本文編號：3040990