中斷系統(tǒng)是現(xiàn)代計(jì)算機(jī)系統(tǒng)的一個(gè)極為重要的組成部分,故障處理、實(shí)時(shí)控制、軟件調(diào)試以及處理器與外部設(shè)備的通訊都需要依靠中斷系統(tǒng)來(lái)完成。隨著計(jì)算機(jī)系統(tǒng)軟硬件結(jié)構(gòu)的發(fā)展,中斷的概念在不斷擴(kuò)大,處理器對(duì)中斷系統(tǒng)的功能需求也在不斷的發(fā)生變化。特別是當(dāng)處理器進(jìn)入了多核多線程和虛擬化時(shí)代后,為了獲取處理器性能的提升,中斷系統(tǒng)的設(shè)計(jì)必須根據(jù)處理器體系結(jié)構(gòu)的發(fā)展進(jìn)行不斷的改進(jìn)。本課題主要研究多核多線程虛擬化的中斷系統(tǒng),其目的是在X處理器上設(shè)計(jì)實(shí)現(xiàn)支持多核架構(gòu)、多線程共享并具備虛擬化特性的中斷處理系統(tǒng)。課題的研究?jī)?nèi)容作為國(guó)家重大項(xiàng)目“高性能X處理器”的一部分,研究成果直接應(yīng)用于工程實(shí)踐。本文研究了多核多線程架構(gòu)下虛擬化中斷系統(tǒng)的基本理論,討論和總結(jié)了多核多線程虛擬化中斷系統(tǒng)的設(shè)計(jì)要求和可行的解決方法。在上述研究的基礎(chǔ)上,文章提出了適用于多核多線程X處理器的虛擬化中斷軟件接口和中斷模型,設(shè)計(jì)并實(shí)現(xiàn)了X處理器中斷系統(tǒng):利用特殊的浮點(diǎn)異常預(yù)測(cè)機(jī)制來(lái)解決多核多線程架構(gòu)下的精確中斷問(wèn)題;利用指令流同步設(shè)計(jì)來(lái)減少硬件開(kāi)銷(xiāo)、降低部件互連的復(fù)雜度。之后文章給出了X處理器中斷處理部件驗(yàn)證方案,對(duì)設(shè)計(jì)進(jìn)行了模擬驗(yàn)證和邏輯綜合。... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：73 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

外部中斷接口模塊測(cè)試波形

超特權(quán)定時(shí)器中斷的產(chǎn)生

超特權(quán)定時(shí)器的讀訪問(wèn)

【參考文獻(xiàn)】：
期刊論文
[1]多核多線程處理器的發(fā)展及其軟件系統(tǒng)架構(gòu)[J]. 劉近光,梁滿(mǎn)貴.  微處理機(jī). 2007(01)
[2]基于備份緩沖區(qū)的精確中斷研究與實(shí)現(xiàn)[J]. 席晨,張盛兵,沈緒榜,屈文新.  計(jì)算機(jī)工程與應(yīng)用. 2007(06)
[3]CMT:處理器吞吐量倍增的秘訣[J]. 黃鵬.  程序員. 2006(05)
[4]高性能DSP中斷處理技術(shù)[J]. 許新任,陳進(jìn).  計(jì)算機(jī)工程. 2004(19)
[5]基于模擬的驗(yàn)證技術(shù)在CPU設(shè)計(jì)中的應(yīng)用[J]. 呂濤,李華偉,李曉維,樊建平.  同濟(jì)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2002(10)



本文編號(hào)：3028585