多核結構近年來無論在市場上還是在研究領域都占據(jù)了絕對的主導地位,天生的線程級并行處理能力是它能夠成為焦點的主要原因。在同構多核結構不斷被完善改進的同時,異構多核的研究更顯得關鍵。對于特定的應用來說,每個處理器都不相同的異構多核結構無疑是更好的選擇:將應用中具有不同特點的部分進行拆分,然后分別放到最適合的處理器上執(zhí)行,使每個處理器各盡所長,每個部分都得到最好的執(zhí)行效果。本文的主要貢獻就是提出并實現(xiàn)了一種針對特定多線程應用程序的異構多核結構。首先從指令集角度揭示了異構多核結構的本質(zhì),然后分析了現(xiàn)行異構多核結構大多不支持操作系統(tǒng)動態(tài)調(diào)度的缺點,并提出一種通過擴展指令集的方法構建的異構多核結構設計方案,對此方案的結構及工作模式做了詳細的論述。此方案構建的異構多核結構支持操作系統(tǒng)的動態(tài)調(diào)度,而且還兼有同構多核結構的特點。另外,本文還給出了該結構在Tensilica平臺上的實現(xiàn)方案。并且將運行Motion Jpeg程序得到的數(shù)據(jù)與其在其他結構下運行的數(shù)據(jù)相比較和分析,驗證了此異構設計方案的正確性以及高效性。 

【文章來源】：上海交通大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：73 頁

【學位級別】：碩士

【部分圖文】：

多核結構示意（2級Cache）

多處理器核組織結構可以有兩種(如圖 1 所he 訪問(NUCA)。UCA 結構中，多個處理器核與二級聯(lián)，所有處理器核對二級 Cache 訪問延遲相同；在 NU Cache，通過互聯(lián)系統(tǒng)對其他處理器核的二級 Cache 訪以將三級 Cache 集成到片內(nèi)，如圖 2 所示。需要強調(diào)的級 Cache 均為所有處理器核共享。

核處理器構多核處理器由于不需要像異構多核處理器一樣考慮各個不同處理體結構、片上通信架構、軟件執(zhí)行模型、用戶編程模型等都相對比較理器中各個處理核完全相同，這就要求每個核都能支持整個軟件系實現(xiàn)都必須能夠運行包括控制軟件、操作系統(tǒng)、應用軟件等整體軟地同構處理器中的處理核都是通用處理單元，其設計原則就是優(yōu)化各常，這一類處理器較多應用于桌面系統(tǒng)、服務器等領域。同構多核處的最大不足在于:由于其內(nèi)部各個核不存在差異，操作系統(tǒng)或控制程據(jù)任務量進行各個核之間的負載平衡。出現(xiàn)了一系列同構多核處理器。2001 年，美國 IBM 公司推出了其第多核處理器 Power4。該處理器在一塊芯片上集成了兩個完全相同的個核接口單元 (Core Interface Unit)共享二級緩存。二級緩存通過一個ntroller)和片外的三級緩存、存儲控制器、總線等相連接。2004 年，。Power5 處理器是第一款擁有雙處理核，并且每個處理核都支持 了二級緩存和三級緩存的容量，提升了芯片到內(nèi)存的帶寬。Power5

【參考文獻】：
期刊論文
[1]單片多處理器的研究[J]. 史莉雯,樊曉椏,張盛兵.  計算機應用研究. 2007(09)



本文編號：3018511