低功耗數(shù)據(jù)觸發(fā)微處理器功能單元的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2021-02-03 11:21
隨著半導(dǎo)體工藝技術(shù)的發(fā)展,功耗問題已經(jīng)成為微處理器設(shè)計(jì)者無法回避的挑戰(zhàn)之一。尤其是在嵌入式領(lǐng)域中,一方面,處理器的性能隨著應(yīng)用需求的升高而增強(qiáng),帶動耗電量的增大;另一方面,由于采用電池供電,系統(tǒng)儲電量非常有限。兩方面因素共同作用,使嵌入式領(lǐng)域中的低功耗研究處于十分重要的地位。首先,本文針對嵌入式多媒體應(yīng)用,研究了低功耗數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)。然后,使用動態(tài)操作數(shù)檢測技術(shù)設(shè)計(jì)實(shí)現(xiàn)了定點(diǎn)乘法器,使用異步電路技術(shù)設(shè)計(jì)實(shí)現(xiàn)了浮點(diǎn)乘法器和浮點(diǎn)加法器。最后,設(shè)計(jì)實(shí)現(xiàn)了低功耗數(shù)據(jù)觸發(fā)微處理器騰越-II,在其功能單元實(shí)現(xiàn)中使用了上述低功耗技術(shù)。本文主要內(nèi)容如下。1.研究了低功耗數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)。數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)具有結(jié)構(gòu)簡單、模塊化強(qiáng)、設(shè)計(jì)靈活、并行度高等優(yōu)點(diǎn)。首先,分析嵌入式多媒體應(yīng)用程序的指令特點(diǎn),確定了數(shù)據(jù)觸發(fā)微處理器內(nèi)核功能單元的比例及數(shù)量。然后,根據(jù)多媒體應(yīng)用程序整數(shù)操作數(shù)的特點(diǎn),選擇動態(tài)操作數(shù)檢測技術(shù)實(shí)現(xiàn)定點(diǎn)功能單元。最后,根據(jù)內(nèi)核及各功能單元的流水線結(jié)構(gòu)特點(diǎn),選擇異步電路設(shè)計(jì)技術(shù)來實(shí)現(xiàn)計(jì)算內(nèi)核與各功能單元。2.設(shè)計(jì)實(shí)現(xiàn)了基于動態(tài)操作數(shù)檢測技術(shù)的定點(diǎn)乘法器。將操作數(shù)分為多個(gè)位段,通過操作數(shù)...
【文章來源】:國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】:84 頁
【學(xué)位級別】:碩士
【部分圖文】:
文章結(jié)構(gòu)圖
國防科學(xué)技術(shù)大學(xué)研究生院碩士學(xué)位論文的下一個(gè)周期就進(jìn)入結(jié)果寄存器,減少了一個(gè)周期的等能。其次,DTA 改進(jìn)了分支處理機(jī)制,利用專門旁路機(jī)分支、返回指令分支的延遲減少至 2 周期,而少量間接。同 TTA 延遲為 4 周期的分支相比,編譯器更容易調(diào)度,減少流水線損失。再次,DTA 設(shè)置了專門的跳轉(zhuǎn)與自寄存器的寫操作實(shí)現(xiàn)分支轉(zhuǎn)移與自陷,避免了 TTA 中對,提高了程序安全性。最后,在 TTA 的基礎(chǔ)上,DTA 將,降低了 TTA 中原有譯碼邏輯的復(fù)雜度和延遲。
raal 在文獻(xiàn)[48]中介紹了一種在 TTA 中分析應(yīng)用程序特性的流 TTA 模擬器得到目標(biāo)應(yīng)用程序集特征的方法。首先,將 C序進(jìn)行編譯,得到串行傳輸指令流。通過串行模擬器運(yùn)行應(yīng)用程序的指令分布、操作數(shù)有效位等信息進(jìn)行統(tǒng)計(jì),同執(zhí)行性能。該性能即互連網(wǎng)絡(luò)為單路時(shí),TTA 處理器的性能為并行程序執(zhí)行提供了性能參照。然后,進(jìn)行并行模擬行總線數(shù)量設(shè)為 n,每條指令中有 n 條并行的傳輸操作。對、調(diào)度,將可并行的傳輸指令安排在同一條 TTA 指令中,在并行模擬器中執(zhí)行并行傳輸指令,得到并行度為 n 時(shí)的能。在不同的并行度 n 下重復(fù)這個(gè)過程并計(jì)算各自相對于定一個(gè)最理想的 n,這個(gè)值就是 TTA 互連網(wǎng)絡(luò)中并行總線令中的最佳傳輸操作數(shù)。最后,確定 TTA 中功能單元的比例模擬時(shí)統(tǒng)計(jì)的指令分布情況確定各種功能單元的比例,并數(shù)量以及各種類型的功能單元在單拍中的使用數(shù)量確定其
【參考文獻(xiàn)】:
期刊論文
[1]一種32位異步乘法器的研究與實(shí)現(xiàn)[J]. 李勇,王蕾,龔銳,戴葵,王志英. 計(jì)算機(jī)研究與發(fā)展. 2006(12)
[2]LCD控制器中異步電路的設(shè)計(jì)[J]. 范文,鄒雪城,雷鑑銘,曾永紅. 微電子學(xué)與計(jì)算機(jī). 2006(05)
[3]異步集成電路標(biāo)準(zhǔn)單元的設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙冰,仇玉林,黑勇. 電子器件. 2005(02)
[4]采用異步電路的低功耗微控制器的VLSI設(shè)計(jì)與實(shí)現(xiàn)[J]. 俞穎,周磊,閔昊. 半導(dǎo)體學(xué)報(bào). 2001(10)
博士論文
[1]嵌入式異構(gòu)多核處理器設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D]. 岳虹.國防科學(xué)技術(shù)大學(xué) 2006
[2]低功耗技術(shù)研究—體系結(jié)構(gòu)和編譯優(yōu)化[D]. 易會戰(zhàn).國防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]傳輸觸發(fā)微處理器異步功能單元的設(shè)計(jì)與實(shí)現(xiàn)[D]. 王友瑞.國防科學(xué)技術(shù)大學(xué) 2008
本文編號:3016416
【文章來源】:國防科技大學(xué)湖南省 211工程院校 985工程院校
【文章頁數(shù)】:84 頁
【學(xué)位級別】:碩士
【部分圖文】:
文章結(jié)構(gòu)圖
國防科學(xué)技術(shù)大學(xué)研究生院碩士學(xué)位論文的下一個(gè)周期就進(jìn)入結(jié)果寄存器,減少了一個(gè)周期的等能。其次,DTA 改進(jìn)了分支處理機(jī)制,利用專門旁路機(jī)分支、返回指令分支的延遲減少至 2 周期,而少量間接。同 TTA 延遲為 4 周期的分支相比,編譯器更容易調(diào)度,減少流水線損失。再次,DTA 設(shè)置了專門的跳轉(zhuǎn)與自寄存器的寫操作實(shí)現(xiàn)分支轉(zhuǎn)移與自陷,避免了 TTA 中對,提高了程序安全性。最后,在 TTA 的基礎(chǔ)上,DTA 將,降低了 TTA 中原有譯碼邏輯的復(fù)雜度和延遲。
raal 在文獻(xiàn)[48]中介紹了一種在 TTA 中分析應(yīng)用程序特性的流 TTA 模擬器得到目標(biāo)應(yīng)用程序集特征的方法。首先,將 C序進(jìn)行編譯,得到串行傳輸指令流。通過串行模擬器運(yùn)行應(yīng)用程序的指令分布、操作數(shù)有效位等信息進(jìn)行統(tǒng)計(jì),同執(zhí)行性能。該性能即互連網(wǎng)絡(luò)為單路時(shí),TTA 處理器的性能為并行程序執(zhí)行提供了性能參照。然后,進(jìn)行并行模擬行總線數(shù)量設(shè)為 n,每條指令中有 n 條并行的傳輸操作。對、調(diào)度,將可并行的傳輸指令安排在同一條 TTA 指令中,在并行模擬器中執(zhí)行并行傳輸指令,得到并行度為 n 時(shí)的能。在不同的并行度 n 下重復(fù)這個(gè)過程并計(jì)算各自相對于定一個(gè)最理想的 n,這個(gè)值就是 TTA 互連網(wǎng)絡(luò)中并行總線令中的最佳傳輸操作數(shù)。最后,確定 TTA 中功能單元的比例模擬時(shí)統(tǒng)計(jì)的指令分布情況確定各種功能單元的比例,并數(shù)量以及各種類型的功能單元在單拍中的使用數(shù)量確定其
【參考文獻(xiàn)】:
期刊論文
[1]一種32位異步乘法器的研究與實(shí)現(xiàn)[J]. 李勇,王蕾,龔銳,戴葵,王志英. 計(jì)算機(jī)研究與發(fā)展. 2006(12)
[2]LCD控制器中異步電路的設(shè)計(jì)[J]. 范文,鄒雪城,雷鑑銘,曾永紅. 微電子學(xué)與計(jì)算機(jī). 2006(05)
[3]異步集成電路標(biāo)準(zhǔn)單元的設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙冰,仇玉林,黑勇. 電子器件. 2005(02)
[4]采用異步電路的低功耗微控制器的VLSI設(shè)計(jì)與實(shí)現(xiàn)[J]. 俞穎,周磊,閔昊. 半導(dǎo)體學(xué)報(bào). 2001(10)
博士論文
[1]嵌入式異構(gòu)多核處理器設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D]. 岳虹.國防科學(xué)技術(shù)大學(xué) 2006
[2]低功耗技術(shù)研究—體系結(jié)構(gòu)和編譯優(yōu)化[D]. 易會戰(zhàn).國防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]傳輸觸發(fā)微處理器異步功能單元的設(shè)計(jì)與實(shí)現(xiàn)[D]. 王友瑞.國防科學(xué)技術(shù)大學(xué) 2008
本文編號:3016416
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3016416.html
最近更新
教材專著