由ASIC芯片實(shí)現(xiàn)的總線接口中,存在裝備計(jì)算機(jī)配置冗雜、軟硬件升級不靈活、芯片壟斷和停產(chǎn)、體積功耗瓶頸日趨明顯等問題。為此,基于Xilinx公司的ZYNQ-7000系列現(xiàn)場可編程門陣列,設(shè)計(jì)部分可重構(gòu)的智能I/O接口。采用可編程片上系統(tǒng)技術(shù),基于Vivado2014.4和Peta Linux開發(fā)環(huán)境和開發(fā)工具,以RS232,RS422,CAN總線接口為例,通過TCP/IP網(wǎng)絡(luò)數(shù)據(jù)包切換總線接口配置指令,動態(tài)切換對應(yīng)的局部比特流文件,以按需通信方式實(shí)現(xiàn)各接口的實(shí)際配置。仿真實(shí)驗(yàn)結(jié)果表明,部分可重構(gòu)技術(shù)與片上系統(tǒng)技術(shù)的結(jié)合使得產(chǎn)品設(shè)計(jì)流程更加靈活,可降低產(chǎn)品對硬件的依賴度和更新?lián)Q代的成本,減小資源和功耗的消耗,在一定程度上提升產(chǎn)品的安全性及可靠性。 

【文章來源】：計(jì)算機(jī)工程. 2016,42(06)北大核心

【文章頁數(shù)】：7 頁

【參考文獻(xiàn)】：
期刊論文
[1]支持遠(yuǎn)程動態(tài)重構(gòu)的嵌入式系統(tǒng)設(shè)計(jì)[J]. 侯方,王穎,周學(xué)功,王伶俐,彭澄廉.  計(jì)算機(jī)工程. 2012(07)
[2]基于ARM SoC的FPGA原型驗(yàn)證[J]. 楊安生,黃世震.  電子器件. 2011(03)
[3]基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張術(shù)利,劉忻.  電子技術(shù). 2011(05)
[4]基于FPGA的動態(tài)部分可重構(gòu)高性能計(jì)算實(shí)現(xiàn)[J]. 張興軍,丁彥飛,黃一元,董小社.  華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版). 2010(S1)
[5]支持動態(tài)可重構(gòu)片上系統(tǒng)的高效通信模型[J]. 鐘生海,溫東新,吳峰,王玲.  計(jì)算機(jī)工程. 2009(11)
[6]基于FPGA的動態(tài)可重構(gòu)系統(tǒng)實(shí)現(xiàn)[J]. 周盛雨,孫輝先,陳曉敏,安軍社,張健.  電子器件. 2007(02)



本文編號：3014183