發(fā)布時(shí)間：2021-01-26 15:40

　　隨著集成電路設(shè)計(jì)和制造技術(shù)的不斷進(jìn)步,芯片的集成度和復(fù)雜度正按照摩爾定律的速度持續(xù)提高。尤其是超深亞微米（VDSM）工藝的使用,生產(chǎn)過(guò)程中出現(xiàn)的故障也越來(lái)越多樣、難測(cè)。芯片測(cè)試遇到了前所未有的挑戰(zhàn),已成為制約整個(gè)行業(yè)發(fā)展的瓶頸。在這種情況下,從故障類型、測(cè)試設(shè)備及測(cè)試成本考慮,可測(cè)性設(shè)計(jì)（DFT）技術(shù)成為解決芯片測(cè)試問(wèn)題的主要手段之一,日益引起人們的重視。論文主要針對(duì)嵌入式系統(tǒng)隨機(jī)存儲(chǔ)器的測(cè)試,研究解決辦法。首先,介紹了數(shù)字集成電路和存儲(chǔ)器及測(cè)試技術(shù)發(fā)展現(xiàn)狀、趨勢(shì)。論述了存儲(chǔ)器的基本結(jié)構(gòu)、分類、故障模式和故障模型。然后,研究分析了存儲(chǔ)器測(cè)試的方法,產(chǎn)生測(cè)試圖形的各種測(cè)試生成算法,按圖形的測(cè)試長(zhǎng)度與存儲(chǔ)單元大小關(guān)系分類舉例介紹。這些測(cè)試算法,復(fù)雜程度不同,故障覆蓋率也不同。詳細(xì)分析了March算法,并將其擴(kuò)展成能面向字存儲(chǔ)器測(cè)試的算法。內(nèi)建自測(cè)試（Built-In-Self-Test,BIST）技術(shù)被認(rèn)為是解決由于電路集成度越來(lái)越大所造成的測(cè)試費(fèi)用巨大和測(cè)試訪問(wèn)困難等問(wèn)題的最有希望的技術(shù)。本文針對(duì)存儲(chǔ)器測(cè)試采用MBIST。MBIST是目前大規(guī)模存儲(chǔ)器測(cè)試最通用的方法,該方法將BIST邏輯... 

【文章來(lái)源】：湖南大學(xué)湖南省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

正常狀態(tài)和SA0、SA1故障轉(zhuǎn)換故障狀態(tài)(4)耦合故障(CouplingFault，CF)：存儲(chǔ)器一個(gè)單元的改變導(dǎo)致另外一個(gè)相鄰單元的改變

0地址單元再寫(xiě)成“0”復(fù)原(用↓表示)。依次進(jìn)行，直到全部存儲(chǔ)單元完成為止。走步“1”的示意圖如圖2.5所示。走步圖形是用來(lái)檢查每個(gè)存儲(chǔ)單元從“0”到“1”和“1”到“0”的轉(zhuǎn)換能力及寫(xiě)入讀出操作對(duì)信息在矩陣中的保持能力，并對(duì)譯碼器的檢查有良好效果[9]。(2) 跳步法跳步法是一種圖形靈敏度測(cè)試方法，用這種方法可以檢查從一個(gè)地址存儲(chǔ)單元到其他地址存儲(chǔ)單元在最壞情況下的讀打擾以及取數(shù)的測(cè)試時(shí)間；還能對(duì)各個(gè)存儲(chǔ)單元的寫(xiě)入過(guò)程對(duì)信息在存儲(chǔ)矩陣中保持性的影響進(jìn)行有效地檢查。這種方法適于檢查動(dòng)態(tài)譯碼器和讀操作的影響等問(wèn)題。跳步法是在齊步法的基礎(chǔ)上增加了一重循環(huán)，即用兩個(gè)寄存器寄存檢測(cè)地址，一個(gè)是主檢測(cè)地址，另一個(gè)是從檢測(cè)地址。先將一個(gè)存儲(chǔ)單元設(shè)為主檢測(cè)單元，然后把其它各個(gè)單元依次設(shè)為從檢測(cè)單元，并檢測(cè)主檢測(cè)單元變化對(duì)從檢測(cè)單元的影響以及從檢測(cè)單元讀操作對(duì)主

基于MarchC-算法的BIST程序流程如圖4.4，其它March算法的流程圖可以同理推出。BIST控制器部分仿真波形如圖4.5。圖中是BIST剛啟動(dòng)，對(duì)RAM進(jìn)行初始化寫(xiě)數(shù)據(jù)背景DB1的過(guò)程。up_down為1即表示控制地址產(chǎn)生器遞增產(chǎn)生地址，add_fin為0表示地址遞增操作還未結(jié)束，即初始化沒(méi)有結(jié)束。圖 4.5 初始化 BIST 控制器仿真圖為了驗(yàn)證面向字的March算法能夠有效的檢測(cè)字存儲(chǔ)器，必須將一定數(shù)量的相同類型的故障加入存儲(chǔ)器，得出March算法對(duì)此故障類型的覆蓋率。先將各種故障分別加入RAM。例如在RAM中加入50個(gè)SAF(0)故障，開(kāi)始MBIST測(cè)試，在March C-算法M2步時(shí)

【參考文獻(xiàn)】：
期刊論文
[1]面向存儲(chǔ)器核的內(nèi)建自測(cè)試[J]. 檀彥卓,徐勇軍,韓銀和,李華偉,李曉維.  計(jì)算機(jī)工程與科學(xué). 2005(04)
[2]嵌入式存儲(chǔ)器的內(nèi)建自測(cè)試和內(nèi)建自修復(fù)[J]. 江建慧,朱為國(guó).  同濟(jì)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2004(08)
[3]嵌入式存儲(chǔ)器內(nèi)建自測(cè)試的原理及實(shí)現(xiàn)[J]. 陸思安,何樂(lè)年,沈海斌,嚴(yán)曉浪.  固體電子學(xué)研究與進(jìn)展. 2004(02)
[4]SRAM的一種可測(cè)性設(shè)計(jì)[J]. 朱小莉,陳迪平,王鎮(zhèn)道.  湖南大學(xué)學(xué)報(bào)(自然科學(xué)版). 2003(06)
[5]一種并行內(nèi)建自診斷測(cè)試嵌入式SRAM方案[J]. 吳光林,胡晨,李銳,楊軍,毛武晉.  電路與系統(tǒng)學(xué)報(bào). 2003(05)
[6]數(shù)字VLSI電路測(cè)試技術(shù)-BIST方案[J]. 高平,成立,王振宇,�？�,史宜巧.  半導(dǎo)體技術(shù). 2003(09)
[7]一種改進(jìn)的嵌入式SRAM內(nèi)建自測(cè)試設(shè)計(jì)[J]. 張衛(wèi)新,侯朝煥.  微電子學(xué). 2003(03)
[8]利用BIST技術(shù)測(cè)試并診斷嵌入式存儲(chǔ)器[J]. 范東華.  世界產(chǎn)品與技術(shù). 2001(01)
[9]存儲(chǔ)器測(cè)試算法的實(shí)現(xiàn)[J]. 程玲,陳護(hù)勛.  計(jì)算機(jī)與數(shù)字工程. 1998(05)
[10]基于FAN算法的測(cè)試產(chǎn)生系統(tǒng)及實(shí)驗(yàn)研究[J]. 李忠誠(chéng),閔應(yīng)驊.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 1990(02)

碩士論文
[1]基于BIST的嵌入式存儲(chǔ)器可測(cè)性設(shè)計(jì)算法研究[D]. 姚俊.哈爾濱工程大學(xué) 2007
[2]存儲(chǔ)器測(cè)試技術(shù)及其在質(zhì)量檢驗(yàn)中的應(yīng)用研究[D]. 張必超.四川大學(xué) 2005
[3]嵌入式微處理器可測(cè)性設(shè)計(jì)研究與實(shí)現(xiàn)[D]. 高樹(shù)靜.青島大學(xué) 2003



本文編號(hào)：3001369